《2022年电子技术综合设计《一个3位半数字万用表电路设计》报告书.docx》由会员分享，可在线阅读，更多相关《2022年电子技术综合设计《一个3位半数字万用表电路设计》报告书.docx（17页珍藏版）》请在第壹文秘上搜索。
1、课程设计报告书课程名称：电子技术综合设计学 院：专 业：班 级：学 号：学生姓名：指导教师：职 称：2022年 月日-设计要求2二,方案设计2.模块电路设计及器件介绍3四.系统电路设计13五.电路仿真验证14六总结15附录16-设计要求A设计内容及参数要求(1)设计一个3位半数字万用表电路，须采用中、小规模集成电路、MC 14433 D 转换器等电路进行设计，写出已确定方案详细工作原理，计算出参数。(2)测量直流电压 1999TV； 199.9-0. IV； 19. 99-0. 01V； 1.999-O. 001V；测量交流 电压 1999-199V o(3)交、直流电流；(4)电阻、电容；(
2、5)三位半数字显示。B设计成果要求(1)根据技术指示设计各单元电路，写出设计过程，进行设计方案论证、方案对比； (2)选择所用元器件的型号，写出元器件的功能表，列出元器件清单； (3)画出整机原理图；(4)安装调试或仿真，并分析仿真结果；(5)编写设计报告，写出设计与制作的全过程，附上有关资料和图纸，有心得体会。二.方案设计根据设计要求，选择AT89C51单片机为核心控彻器件。(2)A/D转换采用ADC0808实现,与单片机的接口为PI 口和P2 口的高四位引 Wo(3电压显示用LED数码管显示。硬件电路设计由6个部分组成;A/D转换电路，T89C51单片机系统，LED数 码管显示系统、时钟电
3、路、复位电路以及测量电压输入电路。硬件电路设计框图 如图1所示。图1数字电压表系统硬件设计框图三.模块电路设计及器件介绍1. AT89C51AT89C51提供以下标准功能:4KB的Flash闪速存储器，128B内部RAM, 32个 I/O 口线，两个16位定时/计数器，一个5向量两级中断结构，一个全双工串行 通信口，片内震荡器及时钟电路，同时，AT89C51可降至OHZ静态逻辑操作，并 支持两种软件可选的节电工作模式。空闲方式停止CPU的工作，但允许RAM,定时 /计数器，串行通信口及中断系统继续工作，掉电方式保存RAM中的内容,但震荡 器停止工作并禁止其他所有工作直到下一个硬件复位。AT89
4、C51采用PDIP封装形 式,如图。19PO.1/AD1P0.2/AD2XTAL2P0.3/AD3P0.4/AD4P0.5/AD5P0.6/AD6189P2.0/A8P2.1/A9P2.2/A10PSENP2.3/A11ALEP2.4/A12EAP2.5/A13P2.6/A14P2.7/A15P1.0P3.0/RXDP1.1P3.1/TXDP1.2P3.2/INT0P1.3P3.3iNT1P1.4P3.4/T0P1.5P3.5/T1P1.6P3.6/WRP1.7P3.7/RD29303112345678图2 AT89C51引脚结构图AT89C51芯片的各引脚功能为：POl:这组引脚共存8条，P
5、O. O为最低位。这8个引脚有两种不同的功能，分 别适用于不同的情况,第一种情况是AT89C51不带外存储器,PO 口可以为通用I/O 口使用,P0. 0-P0. 7用于传送CPU的输入/输出数据,这时输出数据可以得到锁存， 不需要外接专用锁存器，输入数据可以得到缓冲，增加了数据输入的可靠性;第二 种情况是AT89C51带片外存储器，PO. 0-P0. 7在CPU访问片外存储器时先传送片 外存储器的低8位地址，然后传送CPlJ对片外存储器的读/写数据。PO 口为开漏 输出，在作为通用I/O使用时，需要在外部用电阻上拉。Pl 口：这8个引脚和PO 口的8个引脚类似，Pl. 7为最高位，Pl. 0
6、为最低位， 当Pl 口作为通用I/O 口使用时，PLo-PL 7的功能和PO 口的第一功能相同,也 用于传送用户的输入和输出数据。P2 口：这组引脚的第一功能与上述两组引脚的第一功能相同即它可以作为通 用I/O 口使用，它的第一功能和PO 口引脚的第二功能相配合，用于输出片外存储 器的高8位地址，共同选中片外存储器单元，但并不是像PO 口那样传送存储器的 读/写数据。P3 口：这组引脚的第一功能和其余三个端口的第一功能相同，第二功能为控 制功能，每个引脚并不完全相同，如下表2所示：P3 口各位第一功能P3.0RXT （串行口输入）P3.1TXD （串行口输出）P3.2/INTO （外部中断0输
7、入）P3.3/INTI（外部中断1输入）P3.4T0（定时器/计数器0的外部输入）P3.5TK定时器/计数器1的外部输入）P3.6/WR （片外数据存储器”允许）P3.7/RD （片外数据存储器读允许）图3 P3 口各位的第二功能VCe为+5V电源线，VSS接地。ALE:地址锁存允许线，配合PO 口的第二功能使用，在访问外部存储器时， AT89C51的CPU在PO. 0-P0. 7引脚线去传送随后而来的片外存储器读/写数据。在 不访问片外存储器时，AT89C51自动在ALE线上输出频率为1/6震荡器频率的脉 冲序列。该脉冲序列可以作为外部时钟源或定时脉冲使用。/EA:片外存储器访问选择线，可以
8、控制AT89C51使用片内ROM或使用片外 ROM,若/EA=L则允许使用片内RoM,若/EA=O,则只使用片外ROM。/PSEN:片外ROM的选通线,在访问片外ROM时,AT89C51自动在/PSEN线上 产生一个负脉冲，作为片外ROM芯片的读选通信号。RST:复位线，可以使AT89C5I处于复位（即初始化）工作状态。通常AT89C51 复位有自动上电复位和人工按键复位两种。XTALl和XTAL2:片内震荡电路输入线，这两个端子用来外接石英晶体和微调 电容，即用来连接AT89C51片内OSC（震荡器）的定时反馈回路。2. ADC080 介绍ADC 0808是采样分辨率为8位的、以逐次逼近原理
9、进行模/数转换的器件。其 内部有一个8通道多路开关，它可以根据地址码锁存译码后的信号，只选通8路模拟 输入信号中的一个进行A/D转换。逐次逼近法转换过程是：初始化时将逐次逼近寄存器各位清零；转换开始时， 先将逐次逼近寄存器最高位置1,送入D/A转换器，经D/A转换后生成的模拟量送入 比较器，称为Vo,与送入比较器的待转换的模拟量Vi进行比较，若VoVi,该位1 被保留，否则被清除。然后再置逐次逼近寄存器次高位为1,将寄存器中新的数字 量送D/A转换器，输出的Vo再与Vi比较，若VoCi,该位1被保留，否则被清除。 重复此过程，直至逼近寄存器最低位。转换结束后，将逐次逼近寄存器中的数字量 送入缓
10、冲寄存器得到数字量的输出。8 路 模 拟 量; 开 关（1） ADC0808的内部逻辑结构INOIHlIN2IN3IN4IHSIH6IN7ABCALE图4 ADC0809的内部逻辑结构上图可知，ADCO808由一个8路模拟开关、一个地址锁存与译码器、一个A/D转 换器和一个三态输出锁存器组成。多路开关可选通8个模拟通道，允许8路模拟量分 时输入，共用A/D转换器进行转换。三态输出锁器用于锁存A/D转换完的数字量，当 OE端为高电平时，才可以从三态输出锁存器取走转换完的数据。（2）引脚结构1TN3TM 2DS4INlIN5INOJLN6AIN7BSTCEOCALED3D7OED6CLKDSVCC
11、D4VREF+DoOISrD VREF-DlD228227326425524623722821920IO191118121713161415图5 ADeo809引脚结构图IN0-IN7： 8条模拟量输入通道ADCo809对输入模拟量要求：信号单极性，电压范围是05V,若信号太小，必 须进行放大；输入的模拟量在转换过程中应该保持不变，如若模拟量变化太快，则需 在输入前增加采样保持电路。地址输入和控制线：4条ALE为地址锁存允许输入线，高电平有效。当ALE线为高电平时，地址锁存与译 码器将A, B, C三条地址线的地址信号进行锁存，经译码后被选中的通道的模拟量进 转换器进行转换。A, B和C为地址
12、输入线，用于选通INOIN7上的一路模拟量输入。 通道选择表如下表所示。表2. 3地址输入线的通道选择CBA选 择的通 道0000IN0011IN0102IN0113IN1004IN1015IN110IN6111IN7数字量输出及控制线：11条ST为转换启动信号。当ST上跳沿时，所有内部寄存器清零；下跳沿时，开始进 行A/D转换；在转换期间，ST应保持低电平。EOC为转换结束信号。当EoC为高电平 时，表明转换结束；否则，表明正在进行A/D转换。OE为输出允许信号，用于控制 三条输出锁存器向单片机输出转换得到的数据。OE= 1,输出转换得到的数据;OE=O, 输出数据线呈高阻状态。D7 DO为
13、数字量输出线。CLK为时钟输入信号线。因ADCO809的内部没有时钟电路，所需时钟信号必须由 外界提供，通常使用频率为500KHZ,VREF ( + ) , VREF (一)为参考电压输入。ADCO809应用说明：(1) . ADCO809内部带有输出锁存器，可以与AT89S51单片机直接相连。(2) .初始化时，使ST和OE信号全为低电平。(3) .送要转换的哪一通道的地址到A, B, C端口上。(4) .在ST端给出一个至少有IOOns宽的正脉冲信号。(5) .是否转换完毕，我们根据EOC信号来判断。(6) .当EOC变为高电平时，这时给OE为高电平，转换的数据就输出给单片 机了。3 .时
14、钟电路单片机中CPU每执行一条指令，都必须在统一的时钟脉冲的控制下严格按时间节 拍进行，而这个时钟脉冲是单片机控制中的时序电路发出的。CPU执行一条指令的各 个微操作所对应时间顺序称为单片机的时序。AT89C51单片机芯片内部有一个高增益 反相放大器,用于构成震荡器，XTALl为该放大器的输入端，XTAL2为该放大器输出端, 但形成时钟电路还需附加其他电路。本设计系统采用内部时钟方式，利用单片机内部的高增益反相放大器，外部电路 简单，只需要一个晶振和2个电容即可，如图7所示。C130uFIXTAL1XTAL2TE/T： X1 1fi.pnI CRYSTAL Tlu- 30uF图6时钟电路图4 .复位电路单片机在启动运行时都需要复位，使CPU和系统中的其他部件都处于一个确 定的初始状态，并从这个状态开始工作。AT89C51单片机有一个复位引脚RST采 用施密特触发输入。当震汤器起振后，只要该引脚上出现2个机器周期以上的高 电平即可确保时器件复位。复位完成后，如果RST端继续保持高电平，AT89C5
