《EDA课后习题答案.ppt》由会员分享，可在线阅读，更多相关《EDA课后习题答案.ppt（47页珍藏版）》请在第壹文秘上搜索。
1、第第1章章 EDA技术概述技术概述 1-1 EDA技术与ASIC设计和FPGA开发有什么关系？FPGA在ASIC设计中有什么用途？答：EDA技术进行电子系统设计的最后目标，是完成专用集成电路（ASIC）的设计和实现，FPGA是实现这一途径的主流器件，。FPGA的应用是EDA技术有机融合软硬件电子设计技术、ASIC设计，以及对自动设计与自动实现最典型的诠释。 1-2 与软件描述语言相比，Verilog有什么特点？答：Verilog语言的特点：（1）按照设计目的，Verilog程序可以划分为面向仿真和面向综合两类，而可综合的Verilog程序能分别面向FPGA和ASIC开发两个领域。（2）能在多个
2、层次上对所设计的系统加以描述，从开关级、门级、寄存器传输级（RTL）至行为级都可以加以描述。（3）灵活多样的电路描述风格。1-3 什么是综合？有哪些类型？综合在电子设计自动化中的地位是什么？答：综合（Synthesis），就其字面含义应该是：把抽象的实体结合成单个或统一的实体。 在电子设计领域，综合的概念可以表述为：将用行为和功能层次表达的电子系统转换为低层次的、便于具体实现的模块组合装配的过程。（1）从自然语言转换到Verilog语言算法表述，即自然语言综合。 （2）从算法表述转换到寄存器传输级（Register Transport Level，RTL）表述，即从行为域到结构域的综合，也称行
3、为综合。（3）从RTL级表述转换到逻辑门（包括触发器）的表述，即逻辑综合。（4）从逻辑门表述转换到版图级表述（如ASIC设计），或转换到FPGA的配置网表文件，可称为版图综合或结构综合。 综合器就是能够将一种设计表述形式自动向另一种设计表述形式转换的计算机程序，或协助进行手工转换的程序。它可以将高层次的表述转化为低层次的表述，可以将行为域转化为结构域，可以将高一级抽象的电路描述（如算法级）转化为低一级的电路描述（如门级），并可以用某种特定的“技术”（如CMOS）实现。 1-4 IP在EDA技术的应用和发展中的意义是什么？答：IP就是知识产权核或知识产权模块的意思，在EDA技术和开发中具有十分重
4、要的地位。美国著名的Dataquest咨询公司将半导体产业的IP定义为“用于ASIC或FPGA中的预先设计好的电路功能模块”。IP分软IP、固IP和硬IP。 软软IPIP是用是用HDLHDL等硬件描述语言描述的功能块，但是并不涉等硬件描述语言描述的功能块，但是并不涉及用什么具体电路元件实现这些功能。及用什么具体电路元件实现这些功能。固固IPIP是完成了综合的功能块。它有较大的设计深度，以网是完成了综合的功能块。它有较大的设计深度，以网表文件的形式提交客户使用。表文件的形式提交客户使用。 硬硬IPIP提供设计的最终阶段产品提供设计的最终阶段产品掩模。随着设计深度的掩模。随着设计深度的提高，后续工
5、序所需要做的事情就越少；当然，灵活性也就越小。提高，后续工序所需要做的事情就越少；当然，灵活性也就越小。不同的客户可以根据自己的需要订购不同的不同的客户可以根据自己的需要订购不同的IPIP产品。产品。 1-5 叙述EDA的FPGA/CPLD设计流程，以及涉及的EDA工具及其在整个流程中的作用。答：完整地了解利用EDA技术进行设计开发的流程对于正确地选择和使用EDA软件、优化设计项目、提高设计效率十分有益。一个完整的、典型的EDA设计流程既是自顶向下设计方法的具体实施途径，也是EDA工具软件本身的组成结构。 基于EDA的FPGA/CPLD开发流程 1-6 OLMC有何功能？说明GAL是怎样实现可
6、编程组合电路与时序电路的。答：输出逻辑宏单元（Output Logic Macro Cell，OLMC），此结构使得PLD器件在组合逻辑和时序逻辑中的可编程或可重构性能都成为可能。GAL16V8型号的器件，它包含了8个逻辑宏单元OLMC，每一个OLMC可实现时序电路可编程，而其左侧的电路结构是与阵列可编程的组合逻辑可编程结构。 GAL的的OLMC单元设有多种组态，可配置成专用组合输出、专用输单元设有多种组态，可配置成专用组合输出、专用输入、组合输出双向口、寄存器输出、寄存器输出双向口等，为逻辑电路设计入、组合输出双向口、寄存器输出、寄存器输出双向口等，为逻辑电路设计提供了极大的灵活性。提供了极
7、大的灵活性。GAL的输出逻辑宏单元的输出逻辑宏单元OLMC中含有中含有4个多路选择器，通过不同的选个多路选择器，通过不同的选择方式可以产生多种输出结构，分别属于择方式可以产生多种输出结构，分别属于3种模式，一旦确定了某种模式，所种模式，一旦确定了某种模式，所有的有的OLMC都将工作在同一种模式下。图都将工作在同一种模式下。图1-14即为其中一种输出模式对应的即为其中一种输出模式对应的结构。结构。图图1-14 寄存器输出结构寄存器输出结构 1-7 什么是基于乘积项的可编程逻辑结构？什么是基于查找表的可编程逻辑结构？答：基于乘积项的可编程结构，即由可编程的“与”阵列和固定的“或”阵列组成。 可编程
8、的查找表（可编程的查找表（Look Up Table，LUT）结构，）结构，LUT是可编程的最小逻是可编程的最小逻辑构成单元。大部分辑构成单元。大部分FPGA采用基于采用基于SRAM（静态随机存储器）的查找表逻（静态随机存储器）的查找表逻辑形成结构，辑形成结构，。一个。一个N输入输入LUT可以实现可以实现N个输入变量的任何逻辑功能，如个输入变量的任何逻辑功能，如N输入输入“与与”、N输入输入“异或异或”等。等。 1-8 就逻辑宏单元而言，GAL中的OLMC、CPLD中的LC、FPGA中的LUT和LE的含义和结构特点是什么？它们都有何异同点？答：输出逻辑宏单元（Output Logic Macr
9、o Cell，OLMC），此结构使得PLD器件在组合逻辑和时序逻辑中的可编程或可重构性能都成为可能。 MAX7000S系列器件包含32256个逻辑宏单元（Logic Cell，LC），其单个逻辑宏单元结构如图1-15所示。 LUT即可编程的查找表（Look Up Table，LUT）结构，是可编程的最小逻辑构成单元。大部分FPGA采用基于SRAM（静态随机存储器）的查找表逻辑形成结构，即用SRAM来构成逻辑函数发生器。一个N输入LUT可以实现N个输入变量的任何逻辑功能，如N输入“与”、N输入“异或”等。 LE是Cyclone III FPGA器件的最基本的可编程单元，LE主要由一个4输入的查找
10、表LUT、进位链逻辑、寄存器链逻辑和一个可编程的寄存器构成。 1-9 为什么说用逻辑门作为衡量逻辑资源大小的最小单元不准确。答：专业习惯是将OLMC及左侧的可编程与阵列合称一个逻辑宏单元，即标志PLD器件逻辑资源的最小单元，由此可以认为GAL16V8器件的逻辑资源是8个逻辑宏单元，而目前最大的FPGA的逻辑资源达数十万个逻辑宏单元。也有将逻辑门的数量作为衡量逻辑器件资源的最小单元，如某CPLD的资源约2000门等，但此类划分方法误差较大。 1-10 标志FPGA/CPLD逻辑资源的答： CPLD( MAX7000S)系列中的 逻辑宏单元由3个功能块组成：逻辑阵列、乘积项选择矩阵和可编程寄存器，
11、它们可以被单独地配置为时序逻辑和组合逻辑工作方式。其中逻辑阵列实现组合逻辑，可以给每个逻辑宏单元提供5个乘积项。“乘积项选择矩阵”分配这些乘积项作为到“或门”和“异或门”的主要逻辑输入，以实现组合逻辑函数；或者把这些乘积项作为宏单元中寄存器的辅助输入：清零（Clear）、置位（Preset）、时钟（Clock）和时钟使能控制（Clock Enable）。FPGA(Cyclone III)器件的可编程资源主要来自逻辑阵列块LAB，而每个LAB都由多个逻辑宏单元（Logic Element，LE）构成。LE是Cyclone III FPGA器件的最基本的可编程单元，LE主要由一个4输入的查找表LU
12、T、进位链逻辑、寄存器链逻辑和一个可编程的寄存器构成。 1-11 解释编程与配置这两个概念。答：基于电可擦除存储单元的EEPROM或Flash技术。CPLD一般使用此技术进行编程（Progam）。CPLD被编程后改变了电可擦除存储单元中的信息，掉电后可保持。 AlteraAltera的的FPGAFPGA器件有两类配置下载方式：主动配置方式和被动配器件有两类配置下载方式：主动配置方式和被动配置方式。主动配置方式由置方式。主动配置方式由FPGAFPGA器件引导配置操作过程，它控制着外器件引导配置操作过程，它控制着外部存储器和初始化过程，而被动配置方式则由外部计算机或控制器部存储器和初始化过程，而被
13、动配置方式则由外部计算机或控制器控制配置过程。控制配置过程。 对于SRAM型FPGA，在实用中必须利用专用配置器件来存储编程信息，以便在上电后，该器件能对FPGA自动编程配置。 EPC器件中的EPC2型号的器件是采用Flash存储工艺制作的具有可多次编程特性的配置器件。 第第2章章 Verilog程序结构与数据类型程序结构与数据类型 习习 题题 答：书上答：书上P3335第第2章章 Verilog程序结构与数据类型程序结构与数据类型 线网线网(wire)表示硬件单元之间的连接。就像在真实的电路中一样，线网由其表示硬件单元之间的连接。就像在真实的电路中一样，线网由其连接器件的输出端连续驱动。线网
14、不能储存值，而且它必须受到驱动器连接器件的输出端连续驱动。线网不能储存值，而且它必须受到驱动器(例如门例如门或连续赋值语句，或连续赋值语句，assign)的驱动。如果没有驱动源，则线网的值为的驱动。如果没有驱动源，则线网的值为z。 reg寄存器用来表示存储元件，它保持原有的数值，通过赋值语句可以改变寄存器用来表示存储元件，它保持原有的数值，通过赋值语句可以改变寄存器储存的值，其作用与改变触发器储存的值相当。寄存器储存的值，其作用与改变触发器储存的值相当。reg类型数据的默认初始类型数据的默认初始值为不定值值为不定值x。 定义为定义为Net型的变量常被综合为硬件电路中的物理连接，其特点是输出的值
15、型的变量常被综合为硬件电路中的物理连接，其特点是输出的值紧跟输入值的变化而变化，因此常被用来表示以紧跟输入值的变化而变化，因此常被用来表示以assign关键词引导的组合电路关键词引导的组合电路描述。描述。 Register类型变量必须放在过程语句中，如类型变量必须放在过程语句中，如initial、always引导的语句中，引导的语句中，通过过程赋值语句通过过程赋值语句(包括阻塞与非阻塞语句包括阻塞与非阻塞语句)完成赋值操作，换言之，在完成赋值操作，换言之，在always和和initial等过程结构内被赋值的变量必须定义成等过程结构内被赋值的变量必须定义成Variable类型。类型。 2-3 2
16、-3 以下的标符是否合法？以下的标符是否合法？XORXOR、oror、74LS0474LS04、4Badder4Badder、ASCASC、$SMD$SMD、A5A5加法器、加法器、BEGINBEGIN答：正确答：正确XORXOR、 BEGIN BEGIN 、 ASC(ASC(还有一类标识符，即转义标识符还有一类标识符，即转义标识符(Escaped (Escaped Identifiers)Identifiers)。转义标识符以斜杠。转义标识符以斜杠“”开头，以空白符结尾，可以包含任何字开头，以空白符结尾，可以包含任何字符。例如，符。例如，80318031、-Gt-Gt。 ) )不正确不正确74LS0474LS04、4Badder(4Badder() )， A5A5加法器，加法器， or(or(关键词关键词) )， $SMD($SMD(。) )2-2 2-2 下列数字的表述方式是否正确？下列数字的表述方式是否正确？4b-11014b-1101、6sb010_11016sb010_1101、5d825d82、bx01bx01、6b10 x1016b10 x101、10d710d7、HzD
