《锁存器和触发器.ppt》由会员分享，可在线阅读，更多相关《锁存器和触发器.ppt（54页珍藏版）》请在第壹文秘上搜索。
1、学习要点：学习要点：锁存器和触发器的锁存器和触发器的逻辑功能和触逻辑功能和触发方式发方式锁存器和锁存器和触发器触发器的使用的使用锁存器和触发器是构成时序逻辑电路的两种基本逻辑部件。有两个稳定的状态：0状态和1状态；在不同的输入情况下，它可以被置成0态或1态；当输入信号消失后，所置成的状态可保持不变。互补信号输出端，互补信号输出端，称称0状态，状态，称称0状态状态1,0 QQ0Q互补信号输出端，互补信号输出端，称称1状态，状态，称称1状态状态0,1QQ1 Q（1）次态不仅与输入信号状态有关，而且与电）次态不仅与输入信号状态有关，而且与电路的现态有关。路的现态有关。（2）电路具有两个稳定状态，在无
2、外来触发信）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。号作用时，电路将保持原状态不变。（3）在外加触发信号有效时，电路可以触发翻）在外加触发信号有效时，电路可以触发翻转，实现置转，实现置0或置或置1。（4）在稳定状态下两个输出端的状态和必须是）在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件。互补关系，即有约束条件。双稳态电路的特点5.1 双稳态存储单元电路双稳态存储单元电路两个非门交叉耦合则构成两个非门交叉耦合则构成最基本的双稳态电路。最基本的双稳态电路。该电路有两个可以保持的稳定状态，可用于记该电路有两个可以保持的稳定状态，可用于记忆一位二进制数据。忆一
3、位二进制数据。若该电路的两个非门改为与非门或者或非门，并若该电路的两个非门改为与非门或者或非门，并从其中一个门输入相应信号，则可改变输出。从其中一个门输入相应信号，则可改变输出。5.2 锁存器锁存器锁存器是一种对脉冲锁存器是一种对脉冲电平电平敏感的存储单元电路。敏感的存储单元电路。可以在特定输入脉冲可以在特定输入脉冲电平电平的作用下改变状态。的作用下改变状态。5.2.1 SR锁存器锁存器SR1QQ1 QSQQRQ1.或非门构成基本或非门构成基本SR锁存器锁存器R=1、S=0时：时：不论不论锁存锁存器原来处器原来处于什么状态都将变成于什么状态都将变成0状状态，这种情况称将触发态，这种情况称将触发
4、器置器置0或复位。或复位。R=0、S=1时：时：不论不论锁存锁存器原来处于什器原来处于什么状态都将变成么状态都将变成1状态，这种状态，这种情况称将触发器置情况称将触发器置1或置位。或置位。R=0、S=0时：时：锁存锁存器保持原有状态不变，即原来的状态被器保持原有状态不变，即原来的状态被锁存锁存器存储起来，这体现了器存储起来，这体现了锁存锁存器具有记忆能力。器具有记忆能力。置置1端端置置0端端 基本基本SR锁存器的触发信号是加在锁存器的触发信号是加在R、S端的端的高低电平，是一种高低电平，是一种电平控制存储单元电路电平控制存储单元电路。RSQ00不变01110011不定R=1、S=1时：时：两个
5、输出都为两个输出都为0，不符，不符合触发器的逻辑关系。合触发器的逻辑关系。禁止出现禁止出现基本基本SR锁存器的约束条件锁存器的约束条件RS=0 并且由于或非门延迟时间不可能完并且由于或非门延迟时间不可能完全相等，在两输入端的全相等，在两输入端的0同时撤除后，同时撤除后，将不能确定触发器是处于将不能确定触发器是处于1状态还是状态还是0状状态。态。2.与非门构成基本与非门构成基本SR锁存器（基本锁存器（基本SR锁存器）锁存器）电电路路组组成成和和逻逻辑辑符符号号信号输入端，低电平有效。信号输入端，低电平有效。互补信号输出端，互补信号输出端，称称0状态，状态，称称1状态状态1,0 QQ1 Q要求：两
6、者状态要求：两者状态保持相反保持相反(b)逻辑符号逻辑符号SRQQQSQ QRQ 工作原理 不论不论锁存锁存器原来处器原来处于什么状态都将变成于什么状态都将变成0状状态，这种情况称将态，这种情况称将锁存锁存置置0或复位。或复位。不论不论锁存锁存器原来处于什器原来处于什么状态都将变成么状态都将变成1状态，这种状态，这种情况称将情况称将锁存锁存器置器置1或置位。或置位。置置1端端置置0端端RSQ00不定01010111不变R=0、S=1时：时：R=1、S=0时：时：禁止出现禁止出现工作原理锁存锁存器保持原有状态不变，器保持原有状态不变，即原来的状态被触发器存即原来的状态被触发器存储起来，这体现了储
7、起来，这体现了锁存锁存器器具有记忆能力。具有记忆能力。两个输出都为两个输出都为1，不符，不符合合锁存锁存器的逻辑关系。器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端并且由于与非门延迟时间不可能完全相等，在两输入端的的0同时撤除后，将不能确定同时撤除后，将不能确定锁存锁存器是处于器是处于1状态还是状态还是0状态。状态。QSQ QRQ RSQ00不定01010111不变R=1、S=1时：时：R=0、S=0时：时：基本基本RS锁存锁存器的约束条件器的约束条件R+S=1有关SR锁存器的说明：Q：输出端，表示触发器状态：输出端，表示触发器状态Q：互补输出端，与：互补输出端，与Q状态相反状
8、态相反S（）：直接置位端：直接置位端SetR（）：直接复位端：直接复位端Reset触发器处于触发器处于1态，表示此时触发器的态，表示此时触发器的Q=1、Q=0置位：使触发器处于置位：使触发器处于1态态复位：使触发器处于复位：使触发器处于0态态图形符号中，输入端靠近方框处的小圆圈表示输入图形符号中，输入端靠近方框处的小圆圈表示输入信号负脉冲（负电平）有效。信号负脉冲（负电平）有效。SRQQ由输入信号直接决定锁存器的状态由输入信号直接决定锁存器的状态.SR反映了触发器输入信号取值和状态反映了触发器输入信号取值和状态之间对应关系之间对应关系波形图RSQ置置1置置0置置1置置1置置1保持保持不允许不允
9、许QSRQQ注：书上是输入高电平有效的注：书上是输入高电平有效的SR锁存器图锁存器图11SR&QQ QRQQSQRSQ00不变01110011不定3.与非门构成高电平有效基本RS触发器4.基本基本SR锁存器的应用举例锁存器的应用举例例例 运用基本运用基本SR锁存器，消除机械开关振动引起的脉冲。锁存器，消除机械开关振动引起的脉冲。图5.1.2 机械开关的工作情况5VR1KSVO（a）机械开关的接通（b）对电压波形的影响&Q&Q1K5V5VASB（a）电路（b）电压波形图5.1.3 利用基本S R锁存器消除机械开关振动的影响解：机械开关接通时，由于振动会解：机械开关接通时，由于振动会使电压或电流波
10、形产生使电压或电流波形产生“毛刺毛刺”，如图如图5.1.2所示。所示。利用基本利用基本SR锁存器的记忆作锁存器的记忆作用可以消除上述开关振动所产用可以消除上述开关振动所产生的影响，开关与基本生的影响，开关与基本SR锁存锁存器的连接方法如图器的连接方法如图5.1.3所示。所示。基本SR锁存器的特点1.基本基本 SR锁存器锁存器具有置位、复位和保持（记忆）具有置位、复位和保持（记忆）的功能；的功能；2.基本基本 SR锁存器锁存器的触发信号是电平有效，属于电的触发信号是电平有效，属于电平触发方式；平触发方式；3.基本基本 SR锁存器锁存器存在约束条件（存在约束条件（RS=0），由于两），由于两个与非
11、门（或非门）的延迟时间无法确定；当个与非门（或非门）的延迟时间无法确定；当R=S=1时，将导致下一状态的不确定。时，将导致下一状态的不确定。4.当输入信号发生变化时，输出即刻就会发生相应当输入信号发生变化时，输出即刻就会发生相应的变化，即抗干扰性较低。的变化，即抗干扰性较低。5.逻辑门控逻辑门控SR锁存器锁存器锁存输入使能锁存输入使能E:只有只有E=1时时,输出端状态才能改变输出端状态才能改变电平触发电平触发 在在E=1时时,控制端控制端R、S的电平的电平(1或或0)发生变化时发生变化时,输出端状态才改变输出端状态才改变波波形形图图（1）锁存输入使能锁存输入使能E控制。在控制。在E1期间接收输
12、入信号，按期间接收输入信号，按基基本本SR锁存器锁存器的逻辑功能进行状态翻转。的逻辑功能进行状态翻转。E0时状态保持不时状态保持不变，变，与基本与基本SR锁存器相比，对触发器状态的转变增加了锁存器相比，对触发器状态的转变增加了E控制。控制。（2）R、S之间有约束。不能允许出现之间有约束。不能允许出现R和和S同时为同时为1的情的情况，否则会使触发器处于不确定的状态。况，否则会使触发器处于不确定的状态。E R S Q Q 不不变变不不变变不不变变不不变变不不变变不不变变置置1置置0置置1置置0不不变变主要特点5.2.2 D锁存器锁存器1.门控门控D锁存器锁存器SR锁存器的锁存器的R、S之间有约束，
13、使用起来不便。之间有约束，使用起来不便。去掉约束，引入去掉约束，引入D锁存器锁存器逻辑功能：逻辑功能：E=0时，保持时，保持E=1时，时，D=0，置，置0，D=1，置，置1。例：画门控例：画门控D锁存器输出波形锁存器输出波形2.传输门传输门D锁存器锁存器3.典型集成电路典型集成电路八八D锁存器锁存器74HC/HCT373 5.3触发器的电路结构和工作原理触发器的电路结构和工作原理锁存器是一种对脉冲锁存器是一种对脉冲电平电平敏感的存储单元电路。敏感的存储单元电路。可以在特定输入脉冲可以在特定输入脉冲电平电平的作用下改变状态。的作用下改变状态。触发器是一种对脉冲触发器是一种对脉冲边沿边沿敏感的存储
14、单元电路。敏感的存储单元电路。只在作为触发信号的时钟脉冲只在作为触发信号的时钟脉冲上升沿或下降沿上升沿或下降沿的作用瞬间才改变状态。的作用瞬间才改变状态。CP:时钟脉冲时钟脉冲(Clock Pulse)按其按其结构结构RS触发器触发器JK触发器触发器D触发器触发器T触发器触发器主从型触发器主从型触发器维持阻塞触发器维持阻塞触发器传输延迟触发器传输延迟触发器按其按其逻辑逻辑功能功能触发器的分类不同触发器对脉冲敏感边沿不同：上升沿触发，下降沿触发不同触发器对脉冲敏感边沿不同：上升沿触发，下降沿触发使用使用FF,根据触发特点，按逻辑功能使用。根据触发特点，按逻辑功能使用。5.3.1 主从触发器主从触
15、发器 主从触发器由两级锁存器构成，其中一级接受输入信主从触发器由两级锁存器构成，其中一级接受输入信号，其状态直接由输入信号决定，称为主锁存器，还有一号，其状态直接由输入信号决定，称为主锁存器，还有一级的输入与主锁存器的输出连接，其状态由主锁存器的状级的输入与主锁存器的输出连接，其状态由主锁存器的状态决定，称为从锁存器。态决定，称为从锁存器。CP上升沿到来时，主上升沿到来时，主锁锁存存器进入保持状态，在器进入保持状态，在CP=0期间接收的内容被存储起来。期间接收的内容被存储起来。同时，从同时，从锁存锁存器接收输器接收输入，即主入，即主锁存锁存器将其接收的器将其接收的内容送入从内容送入从锁存锁存器
16、，输出端器，输出端随之改变状态。随之改变状态。在在CP=1期间，由于主期间，由于主锁锁存存器保持状态不变，因此受器保持状态不变，因此受其控制的从其控制的从锁存锁存器的状态也器的状态也即即Q、Q的值当然不可能改变。的值当然不可能改变。主从型主从型D触发器触发器,CP上升沿到来时有效上升沿到来时有效由由两级锁存器两级锁存器串联而成；两个串联而成；两个锁存锁存器器的的锁存输入使能锁存输入使能端通过一个非门端通过一个非门相连。相连。现态现态Qn：触发器接收输入信号之前的状态，也就是触发器触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。原来的稳定状态。次态次态Qn+1：触发器接收输入信号之后所处的新的稳定状态。触发器接收输入信号之后所处的新的稳定状态。特性方程特性方程:次态（次态（Qn+1）与输入信号及现态（）与输入信号及现态（Qn）关系的逻辑）关系的逻辑函数表达式。函数表达式。Qn+1=D主从型主从型D触发器触发器例：画波形74HC/74HCT74就是按上述原理构成的双就是按上述原理构成的双D触发器。触发器。RD=0，直接置，直接置0SD=0，直接置，直接置1Qn+1=DSD，直接置
