《第2章典型微处理器.ppt》由会员分享，可在线阅读，更多相关《第2章典型微处理器.ppt（43页珍藏版）》请在第壹文秘上搜索。
1、1 本章主要教学内容本章主要教学内容l 8086微处理器内部结构和寄存器微处理器内部结构和寄存器l8086微处理器外部引脚特性和工作方式微处理器外部引脚特性和工作方式l8086微处理器存储器和微处理器存储器和I/O组织组织l高档微处理器的典型结构和各功能部件高档微处理器的典型结构和各功能部件第第2 2章章 典型微处理器典型微处理器 第第2章章2本章教学目的及要求本章教学目的及要求 通过学习，应掌握：通过学习，应掌握：l典型微处理器的内部组成典型微处理器的内部组成l寄存器结构寄存器结构l外部引脚特性和作用外部引脚特性和作用l存储器和存储器和I/O组织组织l系统工作方式和特点系统工作方式和特点第第
2、2章章32.1 8086微处理器内部结构微处理器内部结构 Intel 8086微处理器是一种具有代表性的处理器，微处理器是一种具有代表性的处理器，后续推出的各种微处理器均保持与之兼容。后续推出的各种微处理器均保持与之兼容。8086特点：特点：l8086有有16根数据线和根数据线和20根地址线，可寻址地址空根地址线，可寻址地址空间间1MB。l采用并行流水线工作方式，通过设置指令预取队列采用并行流水线工作方式，通过设置指令预取队列实现；实现；l对内存空间实行分段管理；对内存空间实行分段管理；l支持多处理器系统，可工作于最小和最大两种工作支持多处理器系统，可工作于最小和最大两种工作模式。模式。第第2
3、章章4 2.1.1 8086微处理器内部结构及主要部件功能微处理器内部结构及主要部件功能 8086从功能上可划分为两个逻辑单元，即执行从功能上可划分为两个逻辑单元，即执行部件部件EU和总线接口部件和总线接口部件BIU，其内部结构如图，其内部结构如图2.1所示。所示。第第2章章5 总线控制逻辑 8086 总线 执行部件（EU）总线接口部件（BIU）标志寄存器 AH BL CL DL BH CH DH AX BX CX DX SP BP SI DI ALU 数据总线（16 位）暂存器 ALU EU 控制电路 1 2 3 4 5 6 CS DS SS ES 内部通信 寄存器 IP 地址加法器 指令队
4、列缓冲器 AL 数据 总线 地址总线 地址 寄存器 数据 寄存器 图图2.1 8086微处理微处理器内部器内部结构结构6 1.执行部件执行部件EU EU主要由算术逻辑运算单元主要由算术逻辑运算单元ALU、标志寄存器、数据暂存寄存器、通用寄标志寄存器、数据暂存寄存器、通用寄存器组和存器组和EU控制电路等部件组成，其功控制电路等部件组成，其功能是负责指令的译码和执行。能是负责指令的译码和执行。第第2章章7 2.总线接口部件总线接口部件BIU BIU由地址加法器、专用寄存器组、指令由地址加法器、专用寄存器组、指令队列缓冲器及总线控制电路等部件组成。队列缓冲器及总线控制电路等部件组成。提供提供16位双
5、向数据总线和位双向数据总线和20位地址总线，是位地址总线，是完成完成CPU与存储器或与存储器或I/O设备间数据传送。设备间数据传送。BIU内部有内部有4个个16位段地址寄存器，位段地址寄存器，1个个16位指令指针寄存器，位指令指针寄存器，1个个6字节指令队列字节指令队列缓冲器以及缓冲器以及20位地址加法器和总线控制电路。位地址加法器和总线控制电路。第第2章章8第第2章章2.1.2 8086寄存器及其主要作用寄存器及其主要作用 8086可供编程使用的有可供编程使用的有14个个16位寄存位寄存器，按其用途可分为器，按其用途可分为3类：类：l通用寄存器通用寄存器l段寄存器段寄存器l指针和标志寄存器指
6、针和标志寄存器 91.通用寄存器通用寄存器（1）数据寄存器：存放操作数或中间结果。）数据寄存器：存放操作数或中间结果。（2）指针和变址寄存器：存放地址偏移量。）指针和变址寄存器：存放地址偏移量。2.控制寄存器控制寄存器（1）指令指针寄存器）指令指针寄存器IP（2）标志寄存器）标志寄存器FLAGl6个状态标志：个状态标志：CF-进位标志进位标志；PF-奇偶标志奇偶标志；AF-辅助进位标志；辅助进位标志；ZF-零标志零标志；SF-符号标志符号标志；OF-溢出标志溢出标志 l3个控制标志：个控制标志：TF-陷阱标志或单步操作标志陷阱标志或单步操作标志：IF-中断允许标志；中断允许标志；DF-方向标志
7、方向标志 第第2章章103.段寄存器段寄存器（1）代码段寄存器）代码段寄存器CS（2）数据段寄存器）数据段寄存器DS（3）堆栈段寄存器）堆栈段寄存器SS（4）附加段寄存器）附加段寄存器ES第第2章章11 2.2 8086微处理器引脚功能微处理器引脚功能 8086CPU具有具有40个引脚，采用双列直插个引脚，采用双列直插式的封装形式，如图式的封装形式，如图2-4所示。所示。数据总线为数据总线为16条，地址总线为条，地址总线为20条，其条，其余为状态线、控制信号线、电源、地线等。余为状态线、控制信号线、电源、地线等。地址地址/数据总线采用分时复用方式，即一部分数据总线采用分时复用方式，即一部分引脚
8、具有双重功能，如引脚具有双重功能，如AD15AD0这这16个引个引脚，有时传送数据信号，有时可输出地址信脚，有时传送数据信号，有时可输出地址信号。号。第第2章章12GND INTRNMICLKGND19INTA(QS1)TESTREADYRESET 2 39 1 403 384 375 366 357 348 339 3210 3111 3012 2913 2814 2715 2616 2517 2418 2319 2220 21AD14 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 RDMN/MXHOLD(RQ/GT0)BHE/S76AA
9、17/S4A18/S5/SA16/S3AD15）VCC（+5VM/IO(S2)WR(LOCK)HLDA(RQ/GT1)DT/R(S1)DEN(S0)ALE(QS0)AD12 13 AD 图图2-4 8086CPU引脚图引脚图第第2章章13理解和运用理解和运用8086CPU引脚时要注意以下几个引脚时要注意以下几个方面：方面：（1）每个引脚只传送一种特定信号；）每个引脚只传送一种特定信号；（2）一个引脚电平高低代表不同传递信号；）一个引脚电平高低代表不同传递信号；（3）CPU工作于最小、最大不同模式时引脚工作于最小、最大不同模式时引脚有不同名称和定义；有不同名称和定义；（4）分时复用引脚；）分时复
10、用引脚；（5）特定引脚输入和输出信号分别传送不同）特定引脚输入和输出信号分别传送不同信息。信息。第第2章章142.3 存储器结构与存储器结构与I/O组织组织l存储器内部按字节组织，两个相邻字节称一个字。存储器内部按字节组织，两个相邻字节称一个字。l存放数据以字节为单位；存放数据为一个字时将每存放数据以字节为单位；存放数据为一个字时将每个字低字节存放在低地址，高字节存放在高地址，以个字低字节存放在低地址，高字节存放在高地址，以低地址作为该字访问地址。低地址作为该字访问地址。l从偶地址开始存放的字称规则字或对准字，从奇地从偶地址开始存放的字称规则字或对准字，从奇地址开始存放的字称非规则字或非对准字
11、。规则字的存址开始存放的字称非规则字或非对准字。规则字的存取可在一个总线周期内完成，非规则字的存取需要两取可在一个总线周期内完成，非规则字的存取需要两个总线周期。个总线周期。第第2章章15 2.3.1 存储器内部结构的组织存储器内部结构的组织1.存储器内部结构及访问方法存储器内部结构及访问方法8086将存储器将存储器1MB存储空间分成两个存储空间分成两个512KB存储体，分别存储体，分别叫高位库和低位库。叫高位库和低位库。l 低位库固定与低位库固定与CPU低位字节数据线低位字节数据线D7D0相连，称低字相连，称低字节存储体，该存储体中每个地址均为偶地址；节存储体，该存储体中每个地址均为偶地址；
12、l 高位库与高位库与CPU高位字节数据线高位字节数据线D15D8相连，称高字节存相连，称高字节存储体，该存储体中每个地址均为奇地址。储体，该存储体中每个地址均为奇地址。l 两个存储体与两个存储体与CPU总线之间的连接如图总线之间的连接如图2.6所示。奇地址所示。奇地址存储体的片选端受控于信号存储体的片选端受控于信号 ，偶地址存储体的片选端，偶地址存储体的片选端受控于地址线受控于地址线A0。第第2章章BHE16图图2.6 两个存储体与总线连接两个存储体与总线连接17 2.存储器的分段结构存储器的分段结构 80868086系统采用系统采用2020位地址线寻址位地址线寻址1M1M字节存字节存储空间。
13、由于储空间。由于CPUCPU内所有寄存器都只有内所有寄存器都只有1616位，位，只能寻址只能寻址64KB64KB。因此，把整个存储空间分成。因此，把整个存储空间分成若干逻辑段，若干逻辑段，每个逻辑段容量最大每个逻辑段容量最大64KB64KB。CPUCPU允许各逻辑段在整个存储空间中浮动，允许各逻辑段在整个存储空间中浮动，可紧密相连，也可相互重叠，还可分开一段可紧密相连，也可相互重叠，还可分开一段距离，如图距离，如图2-72-7所示。所示。第第2章章18 00000H 图 2-7 存 储 器 分 段 示 意 图 逻 辑 段 1 起 点 逻 辑 段 2 起 点 逻 辑 段 3 起 点 逻 辑 段
14、4 起 点 FFFFFH 逻 辑 段 1 64KB 逻 辑 段 2 64KB 逻 辑 段 3 64KB 逻 辑 段 4 64KB 19 3.存储器中不同地址的理解存储器中不同地址的理解（1）段地址：描述要寻址的逻辑段在内存中的起始）段地址：描述要寻址的逻辑段在内存中的起始位置。位置。（2）偏移地址：描述要寻址的内存单元距本段段首）偏移地址：描述要寻址的内存单元距本段段首的偏移量。的偏移量。（3）逻辑地址：由段地址和偏移地址两部分组成。）逻辑地址：由段地址和偏移地址两部分组成。表示形式为表示形式为“段地址：偏移地址段地址：偏移地址”。（4）物理地址：存储器实际地址，由）物理地址：存储器实际地址，
15、由CPU提供的提供的20位地址码来表示，是惟一能代表存储空间每个字节单位地址码来表示，是惟一能代表存储空间每个字节单元的地址。元的地址。第第2章章20 逻辑地址到物理地址的转换由逻辑地址到物理地址的转换由BIU中中20位的地址加法器位的地址加法器自动完成。自动完成。物理地址计算公式：物理地址计算公式：物理地址物理地址=段地址段地址10H偏移地址偏移地址4.专用和保留的存储单元地址（1）00000H003FFH（IKB）：用来存放中断向量。）：用来存放中断向量。（2）B0000HB0FFFH（4KB）)：单色显示器的视频缓：单色显示器的视频缓冲区。冲区。（3）B8000HBBFFFH（16KB）
16、；彩色显示器的视频缓）；彩色显示器的视频缓冲区。冲区。（4）FFFF0HFFFFFH（16B）：系统复位启动。）：系统复位启动。第第2章章212.3.2 I/O端口组织端口组织1.统一编址：统一编址：I/O端口地址置于端口地址置于1MB存储器空间存储器空间中，每个端口占用一个存储单元的地址。中，每个端口占用一个存储单元的地址。CPU访访问存储器的指令和各种寻址方式都可用于寻址问存储器的指令和各种寻址方式都可用于寻址I/O端口。端口。2.独立编址：端口单独编址构成一个独立编址：端口单独编址构成一个I/O空间，空间，CPU设置专门输入设置专门输入/输出指令（输出指令（IN和和OUT）和接）和接口控制信号访问口控制信号访问I/O端口。端口地址空间独立，端口。端口地址空间独立，控制电路和地址译码电路较简单，输入控制电路和地址译码电路较简单，输入/输出指输出指令类别少，一般只进行传送操作。令类别少，一般只进行传送操作。第第2章章222.4 8086系统的总线操作及时序系统的总线操作及时序 2.4.1 8086总线周期总线周期l8086与存储器或与存储器或I/O端口交换数据时需启动一个端口交换数据
