MMIC芯片衰减器的设计与检测.docx

上传人:p** 文档编号:705518 上传时间:2024-01-18 格式:DOCX 页数:7 大小:23.23KB
下载 相关 举报
MMIC芯片衰减器的设计与检测.docx_第1页
第1页 / 共7页
MMIC芯片衰减器的设计与检测.docx_第2页
第2页 / 共7页
MMIC芯片衰减器的设计与检测.docx_第3页
第3页 / 共7页
MMIC芯片衰减器的设计与检测.docx_第4页
第4页 / 共7页
MMIC芯片衰减器的设计与检测.docx_第5页
第5页 / 共7页
MMIC芯片衰减器的设计与检测.docx_第6页
第6页 / 共7页
MMIC芯片衰减器的设计与检测.docx_第7页
第7页 / 共7页
亲,该文档总共7页,全部预览完了,如果喜欢就下载吧!
资源描述

《MMIC芯片衰减器的设计与检测.docx》由会员分享,可在线阅读,更多相关《MMIC芯片衰减器的设计与检测.docx(7页珍藏版)》请在第壹文秘上搜索。

1、MMIC芯片衰减器的设计与检测王聪玲钟清华;龙立锭涨铎涨青【摘要】本文提供了一种单片微波集成电路(MMlC)芯片衰减器,采用氮化徂薄膜作为电阻材料,利用嵌套掩膜刻蚀技术将芯片衰减器结构一层一层套刻在陶瓷基片上.主要研究了利用氮化徂薄膜电阻制作芯片衰减器的优点,结合HFSS仿真软件,建立3dB和IodB芯片衰减器的有限元模型,并对实物产品进行测试验证.试验结果表明:3dB芯片衰减器在DC20GHz工作频率内有较好的衰减响应,回波损耗在整个宽频带内都小于20dB,衰减量偏差在DC12GHz工作频率内小于0.3dB.10dB芯片衰减器在DC20GHz工作频率内也有较好的衰减响应,回波损耗在整个宽频带

2、内都小于-19dB,衰减量偏差在DC12GHz工作频率内小于0.35dB.【期刊名称】电子元件与材料【年倦),期】2019(038)003【总页数】5页(P86-90)【关键词】嵌套掩膜刻蚀;HFSS仿真;MMlC芯片衰减器;氮化坦薄膜;回波损耗【作者】王聪玲;钟清华;龙立锋;张铎;张青【作者单位】中国振华集团云科电子有限公司,贵州贵阳550018;贵州振华电子信息产业技术研究有限公司,贵州贵阳550018;中国振华集团云科电子有限公司,贵州贵阳550018;中国振华集团云科电子有限公司,贵州贵阳550018;中国振华集团云科电子有限公司,贵州贵阳550018;中国振华集团云科电子有限公司贵州

3、贵阳550018【正文语种】中文【中图分类】TN715单片微波集成电路MMIC1-2具有体积小、可靠性高、成本低、抗干扰能力强等优点,已被广泛用于军用电子和民用电子工业中。而我国MMIC技术相对于国外来说发展比较缓慢,加上国外对先进技术的封锁,目前使用在射频/微波电路中的MMlC芯片衰减器都是从国外进口,价格昂贵、购货周期长,严重阻碍了我国航天航空事业以及高科技武器的发展。本文所涉及的芯片衰减器已经禁运,因此本工作是由国内某单位提出的芯片衰减器国产化替代而进行研制的。衰减器是功率增益控制元件,用于电平调整的电路,比如放大器、信号接收器、信号发送器等,都需要对信号或者功率进行衰减调节。无论是在通

4、信技术、雷达相控阵技术、射频技术,还是其他电子电路方面,只要有放大电路,几乎都离不开衰减器。目前市场上的衰减器主要有两种:一种是组合电路,最简单的纯电阻型衰减器也需要三个电阻,对于一些精度、稳定性等要求不高的电路,可以使用纯电阻电路、阻容电路或者阻抗电路组合的衰减电路;另一种是使用MMIC芯片衰减器4-5,主要应用在单片微波电路中,用于微波电路的无源衰减器要求分布参数小、应用频率范围宽、性能稳定可靠、指标重复性好、具有较强的抗干扰能力。本文将单片微波技术与衰减器相结合,自主研制高性能、体积小、带宽宽、稳定性高的芯片衰减器。本文旨在采用氮化徂薄膜6-10作为电阻材料,利用嵌套掩膜刻蚀技术制作3d

5、B和IOdB芯片衰减器,并进行精准测试。1芯片衰减器的原理及结构设计1.1芯片衰减器的原理衰减量(dB)固定不变的衰减器称为固定衰减器,衰减量在一定范围内可以调节的衰减器称为可变衰减器。芯片衰减器是固定衰减器中的一种,因此以固定衰减器为例介绍其设计方法。这种衰减器仅由电阻构成,根据其结构可分为T型和型两种。根据电路两端阻抗使用的不同,又可分为同阻抗式异阻抗式。本文所涉及的3dB和10dB芯片衰减器采用的是同阻抗式结构。芯片衰减器是双端口结构,3dB衰减器电路利用T型电阻来设计,如图1所示。其中ZLZ2即是电路输入、输出端的特性阻抗,Rsl和Rs2为输入输出端口间的电阻,Rp为接地电阻。图IT型

6、芯片衰减器电阻网络原理图Fig.1SchematicdiagramoftheresistornetworkofTchipattenuator3dBT型同阻抗式(Zl=Z2=Z0)的理论电阻阻值:式中:A为衰减量,单位dB;a为矩阵参量;ZO为特征阻抗。10dB衰减器电路利用型电阻来设计,如图2所示。其中,Zl、Z2是电路输入、输出端的特性阻抗,Rpl和Rp2为接地电阻,Rs为输入输出端口间的电阻。图2型芯片衰减器电阻网络原理图Fig.2Schematicdiagramoftheresistornetworkofchipattenuator10dB型同阻抗式(Zl=Z2=Z0)的理论电阻阻值:1

7、.2芯片衰减器的结构设计本文结合国内外常用的固定衰减器电阻电极结构图形,设计了如图3所示3dB芯片衰减器的结构图形,国内外多数采用三颗独立的电阻构成T型网络或是型网络1-3,但由于这一类型的电阻图形容易导致衰减器在高频下的寄生电感和寄生电容偏大,从而使高频性能变差,另外这类结构也不利于小型化设计。因此本文设计的芯片衰减器采用单个长条形电阻或单颗十字形电阻来等效T型网络或是型网络,采用这种设计的优点是:极大地减小芯片衰减器的体积并改善其高频性能。为了防止输入输出端口接地导致产品失效,分别对输入输出端口进行了绝缘边处置。表1列出了3dB芯片衰减器的外形尺寸,表2对输入输出端口进行了定义。图33dB

8、芯片衰减器外形结构图Fig.3The3dBchipattenuatorconfigurationchart表1外形尺寸Tab.1ThetableofoutlinedimensionL(mm)W(mm)H(mm)0.760.050.760.050.250.05表2引出端定义Tab.2Thetableofdefinitionofinputandoutput引出端编号功能符号功能描述1RFI/O信号输入输出端2RFI/O信号输入输出端2芯片衰减器的仿真模型根据芯片衰减器的工作原理,需要考虑的参数有所给频率范围内的衰减量、衰减量偏差和回波损耗。为了达到所给衰减量的要求,需要将所给衰减量带入到计算公式中

9、计算出所需电阻网络的阻值,然后借助HFSS仿真软件将电极和电阻网络建模仿真以验证所有指标是否满足设计要求。图4为3dB芯片衰减器的仿真结构和仿真曲线图,将计算出的电阻阻值输入仿真结构中可以得到图4右边所示的仿真曲线,理想情况下在DC-40GHZ频率范围内衰减量(dB(S(2,1)为2.62.9dB,回波损耗(dB(SQ,1)在-23dB以下,完全满足设计要求,并且给制作留有余量。图5为IOdB芯片衰减器的仿真结构和仿真曲线图,将计算出的电阻阻值输入仿真结构中可以得到图5右边所示的仿真曲线,理想情况下在DC40GHz频率范围内衰减量(dB(S(2,1)为9.69.8dB,回波损耗(dB(S(l,

10、1)在-19dB以下,也完全满足设计要求,并且给制作留有余量。图43dB芯片衰减器的仿真结构和仿真曲线Fig.4Thesimulationstructureandsimulationdiagramof3dBchipattenuator3芯片衰减器的制备由于氮化坦薄膜与其他薄膜产品相比具有更高的稳定性,可以在更严酷的自然条件下应用等优点,因此本文主要采用整片溅射氮化徂电阻网络的薄膜工艺对芯片衰减器进行制作。基本流程如图6所示:首先是将陶瓷基片进行通孔设计,将芯片衰减器结构位列于通孔的周围以实现正反面导通的作用。然后将打好孔的基片清洗干净进行氮化锂电阻溅射、电极功能层溅射。接下来再利用嵌套掩膜刻蚀

11、技术将整片基片上电极功能层和电阻功能层一层一层套刻出来产品的结构。这时就可以对芯片衰减器的电阻功能层进行首次测试,然后再进行机械切割得到所需芯片衰减器,最后对其进行电性能测试。芯片衰减器的电阻阻值决定其衰减量。本文的电阻体是通过真空薄膜溅射技术溅射沉积在陶瓷基板的上表面,通过控制反应溅射的溅射功率、溅射时间和氮分压等参数来控制电阻体的膜厚,进而决定着氮化锂功能层的电阻值和温度系数。本文涉及的芯片衰减器的电阻温度系数都控制在100X10-6K-I,根据大量的工艺摸索,发现溅射的功率越高,成膜速率越快,得到的功能层阻值越小;在溅射功率一定的情况下,溅射时间越长,氮化锂电阻的阻值越小;氮分压主要影响

12、氮化徂电阻的温度系数。当芯片衰减器的衰减量一定时,所需的电阻阻值就确定了,因此需要选择合适的溅射功率、溅射时间和氮分压来控制溅射衰减器芯片的电阻体。另外由于坦和氮气在不同的氮分压下能形成很多种化合价的物相结构,不是所有的化合物都能稳定存在,因此需要对氮分压进行严格的在线监控来保证衰减器芯片的物相结构,从而提高其稳定性。图51OdB芯片衰减器的仿真结构和仿真曲线图Fig.5Thesimulationstructureandsimulationdiagramof10dBchipattenuator4高频测试针对小尺寸芯片衰减器的高频测试,主要考虑夹具的设计、如何进行校准以保证测试时能准确反映产品高

13、频下的真实情况,因此需要专业的测试夹具对其进行无损测试。首先根据延时线的原理设计了一套带TRL校准件的微带测试夹具,如图7所示,将产品转化成微带线测试,同时依托高精密的测试仪表,包括射频网络分析仪等对芯片衰减器进行精准测试。图6芯片衰减器工艺流程图Fig.6Theflowchartofthechipattenuator图7测试夹具图Fig.7Thetestfixturediagram图8是3dB芯片衰减器在DC20GHz下的测试曲线,从该曲线中可以看出在DC-20GHZ下都有较好的衰减响应,回波损耗在整个宽频带内都小于-20dB,衰减量偏差在DC12GHz内小于0.3dB。图9是IodB芯片衰

14、减器在DC20GHz下的测试曲线,从该曲线中可以看出在DC-20GHZ下都有较好的衰减响应,回波损耗在整个宽频带内都小于-19dB,衰减量偏差在DC12GHz内小于0.35dBo5结论本文采用单颗长条形和单颗十字形电阻结构制备的芯片衰减器,具有体积小、衰减量偏差小,回波损耗在整个宽频带内都小于-19dB的优点,另外采用氮化坦薄膜作为电阻体的材料,具有稳定性高、温度系数小等优点。对比实物测试结果和仿真结果可以发现3dB芯片衰减器和10dB芯片衰减器的测试数据和仿真数据吻合良好,进一步说明此种单颗电阻的设计方法符合实际应用。图83dB芯片衰减器测试曲线图Fig.8Thetestcurvediagr

15、amof3dBchipattenuatorSI910dB芯片衰减器测试曲线图Fig.9Thetestcurvediagramof10dBchipattenuator【相关文献】1崔新.MMlC衰减器的设计与研究D.兰州:兰州交通大学,2014.2刘志军.GaAsMMlC宽带低相移数控衰减器芯片的研究D.西安:西安电子科技大学,2009.3高燕.基于LTCC技术的微带衰减器设计D.西安:西安电子科技大学,2013.4刘泽文,钟琦.分布式单电阻衰减器:CNlO598305AP.2015-ll-15.5秦樵风,王紫东,贾越辉,等.一种微波衰减器:CNlO5703045AP.2016-06-22.6T

16、saoJC,LiuCP,WangYL,etal.ControllingTaphaseinTa/TaNbilayerbysurfacepre-treamentonTaNJJournalofPhysicsandChemistryofSolids,2008,69(2/3):501-504.7YangLY,ZhangDHzLiCY,etal.CompareativestudyofTa,TaNandTa/TaNbilayerbarriesforCuultralow-kporouspolymerintegrationJ.ThinSolidFilems,2004,462/463:176-181.8冷永祥,黄楠,杨萍.氮化徂薄膜的制备与结

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 通信/电子 > 电子设计

copyright@ 2008-2023 1wenmi网站版权所有

经营许可证编号:宁ICP备2022001189号-1

本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。第壹文秘仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知第壹文秘网,我们立即给予删除!