《2022年存储芯片行业深度报告.docx》由会员分享，可在线阅读，更多相关《2022年存储芯片行业深度报告.docx（21页珍藏版）》请在第壹文秘上搜索。
1、2022年存储芯片行业深度报告一、存储芯片：现代信息存储媒介1.1半导体存储：主流存储媒介，DRAM和NAND为其核心构成早期信息存储以纸张、磁性媒介为主。早期的信息存储主要依靠纸张，1725年法国人发明了打孔卡和打孔纸带，这是最早的机械化信息存储形式。1928年磁带问世，磁性存储时代开始，随后在1932年，硬盘驱动器前身即磁鼓内存问世，存储容量约62.5千字节。1936年，世界上第一台电子数字计算机诞生，使用真空二极管处理二进制数据，使用再生电容磁鼓存储器存储数据，但体积庞大。1946年，第一个随机存取数字存储器诞生，存储容量4000字节，因体积过大后来被1956年IBM发明的硬盘驱动器（H
2、DD）替代。随后，1965年只读式光盘存储器（光盘，CD-ROM）普及。半导体存储技术发展已有半个世纪。1966年动态随机存取存储器（DRAM）问世，存储器进入半导体时代，最早单颗裸片（Die）容量为1kb,如今已达16Gb及以上。直到1980年，东芝发明了闪存（FIaSh）,此后90年代，先后出现了USB、SD卡等多种F1.ash应用。2008年，3DNAND技术萌芽，到2014年正式商用量产。由此看，半导体存储器发展已有55年，其中DRAM发展已有55年，F1.ash发展已有40年，由于2DNAND和3DNAND技术差别巨大，实际上3DNAND发展历史仅仅十余年，技术成熟度远不如DRAM。
3、半导体存储器又称存储芯片，是以半导体电路作为存储媒介的存储器，用于保存二进制数据的记忆设备，是现代数字系统的重要组成部分。半导体存储器具有体积小、存储速度快等特点，广泛应用服务器、PC、智能手机、汽车、物联网、移动存储等领域。根据存储原理的不同，半导体存储器可分为随机存储器(RAM)和只读存储器(ROM):(1)随机存储器(RAM)o与CPU直接交换数据的内部存储器。可随时读写且速度快，断电后存储数据丢失，是易失性存储器。RAM又可进一步细分为动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)oDRAM用作内存，需求量远高于SRAMoSRAM速度很快但成本高，一般用于作CPU的高速
4、缓存。(2)只读存储器(ROM)o只能读取事先存储的信息的存储器。断电后所存数据不会丢失，根据可编程、可抹除功能，ROM可分为PROM、EPROM、OTPROMEEPR0M和F1.aSh等。F1.ash是当前主流的存储器，具备电子可擦除可编程的性能,能够快速读取数据而且断电时不会丢失数据，往往与DRAM搭配使用。F1.ash可进一步细分为NANDF1.ash和NORF1.ash:NANDF1.ash写入和擦除的速度快，存储密度高，容量大，但不能直接运行NANDF1.ash上的代码，适用于高容量数据的存储。NORF1.ash的优势是芯片内执行无需系统RAM就可直接运行NORF1.ash里面的代码
5、，容量较小，一般为1Mb-2GboDRAM和NANDF1.ash为最重要的两类存储芯片。按照市场规模计算，DRAM约占存储器市场53%,NANDFIash约占45%,二者份额合计达98%,为存储器市场主要构成产品。1.2发展趋势：DRAM聚焦制程迭代，NAND聚焦3D堆叠1.2.1 DRAM:向高性能和低功耗发展，3D堆叠、先进工艺、EUV等是未来趋势DRAM的工作原理是利用电容内存储电荷的多寡来代表一个二进制比特（bit）,具备运算速度快、掉电后数据丢失的特点，常应用于系统硬件的运行内存，主要应用于服务器、PC和手机等。在结构升级方面，DRAM分为同步和异步两种，两者区别在于读/写时钟与CP
6、U时钟不同。传统的DRAM为异步DRAM,已经被淘汰，SDRAM（SynchrOnOi1.SDRAM,同步动态随机存储器）为DRAM的一种升级，读/写时钟与CPU时钟严格同步，主要包括DDR.1.PDDR.GDDR、HBM等：（1） DDRSDRAM（Doub1.eDataRateSDRAM,双信道同步动态随机存取内存）可以在一个时钟读写两次数据，使得传输数据加倍，目前已发展到第五代，每一代升级都伴随传输速度的提升以及工作电压的下降。根据Yo1.e预测，随着DDR5的上市，市场将快速进行产品升级换代，预计2025年DDR5的份额将接近80%o（2） 1.PDDR（1.owPowerDDR,低功
7、耗双信道同步动态随机存取内存）通过与处理器紧邻（焊接在主机板上而非插入或以封装层叠技术直接堆在处理器上方）、减少通道宽度以及其他一些牺牲部分反应时间的方法来降低体积和功耗。1.PDDR内存多用于智能手机、笔记本、新能源车上，而DDR多用于服务器、台式机、普通笔记本上。（3） GDDR（GraphicsDDR,绘图用双信道同步动态随机存取内存）为专门适配高端绘图显卡而特别设计的高性能DDR储存器。GDDR与一般DDR不能共用，时钟频率更高，发热量更小，一般用于电竞终端和工作站。高性能和低功耗是性能升级的两大主要趋势。一般来说,绘图用DRAM数据传输速度高于计算机用DRAM,计算机用DRAM高于手
8、机用DRAM。近年来，各类DRAM更新迭代快速，高性能和低功耗是两大主要趋势，目前DDR、1.PDDR、GDDR已发展至第56代，较前一代传输速率大幅提升，功耗大幅度降低。手机DRAM方面，目前业内已量产1.DDR5;计算机用DRAM方面，目前已演进至DDR5;绘图用DRAM方面，最新一代的GDDR6已商用数年。从2D架构转向3D架构演变可能是未来DRAM的技术趋势之一。2DDRAM内存单元数组与内存逻辑电路分占两侧，3DDRAM则是将内存单元数组堆栈在内存逻辑电路的上方，因此裸晶尺寸会变得比较小，每片晶圆的裸晶产出量会更多，意味着3DDRAM在成本上具备优势。DRAM从2D架构转向3D架构演
9、变的典型产品为HBMoHBM(HighBandwidthMemory,高带宽储存器)是AMD和SK海力士推出的一种基于3D堆栈工艺的高性能DRAM,适用于高储存器带宽需求的应用场合，如图形处理器、网络交换及转发设备(交换机、路由器)等。HBM与GDDR都与GPU紧密整合，但HBM的位置不在GPU旁，而是在连接GPU与逻辑电路的中介层上。这些DRAM芯片具有大量的硅通孔(TSV),连接HBM内的各个芯片，以及其底部的逻辑芯片。因此，DRAM颗粒可以相互堆叠，使得芯片在垂直面上能实现小面积和高容量。DRAM工艺制程演进至10+nm,将继续向Wnm逼近。DRAM的制程接近IOnm,各厂家都处于Ion
10、m+阶段。业界命名DRAM前三代IOnm制程分别为1X(16-19nm)、1Y(14-16nm)、1Z(12-14nm)o行业龙头三星电子、SK海力士和美光在20162017年期间进入1Xnm阶段，20182019年进入IYnm阶段，2020年后进入IZnm阶段。最新的1Qnm仍处于10+nm阶段，三星于2020年3月率先完成技术开发，美光和海力士紧随其后，各家大厂将继续向IOnm逼近。光刻技术由DUV转向EUVo目前DRAM使用最为成熟的光刻技术是193nm的DUV光刻机，EUV光刻机使用13.5nm波长，可通过减少光罩次数来进一步压低成本，提高精度和产能。在工艺制程达到14nm后,采用EU
11、V的经济性开始显现，而DUV需使用多重曝光(SAQP)技术才能形成更细线宽的电路，因此成本上处于劣势。目前DRAM厂商仍可通过工艺改进使用DUV生产10+nmDRAM,未来DRAM生产转向EUV将是必然。三星、SK海力士分别于2020年和2021年引入EUV技术来制造DRAM,美光预计在2024年生产基于EUV的DRAMo目前EUV经济效益低于DUV,但EUV将带来更简化的流程，且成本会随着工艺完善而不断降低。1.2 .2NAND:3DNAND商用时间短，高密度存储、3D堆叠是未来趋势20世纪80年代，2DNAND技术诞生并商业化，闪存行业获得高速发展。1967年，Dawonhng和Simon
12、S共同发明了浮栅MOSFET,这是所有闪存、EEPROM和EPROM的基础。1984年，闪存之父FujioMasuoka代表东芝在IEEE1984综合电子设备大会上正式介绍了闪存。1986年，英特尔推出了闪存卡概念，成立了SSD部门。1987年，Masuoka发明2DNAND,此后，英特尔、三星电子和东芝先后推出2DNAND产品。90年代初，闪存市场迅速扩张，1991年产值仅1.7亿美元，1995年达到18亿美元，复合增速达80%o2001年，东芝与闪迪宣布推出1GBM1.CNANDo2004年，基于同等密度，NAND的价格首次降至DRAM之下，成本效应将闪存带入计算领域。3DNAND于201
13、4年开始商业化量产，主流厂商基本实现产品转换。2007年，东芝最早推出BiCS类型的3DNANDo2013年三星推出第一代V-NAND类型的3DNANDo2014年，SanDisk和东芝宣布推出3DNAND生产设备，三星率先发售32层M1.C3DV-NAND,至此3DNAND市场开始快速扩张。3DNAND存储单元向T1.C、Q1.C等高密度存储演进。NANDF1.ash根据存储单元密度可分为S1.C.M1.C、T1.C.Q1.C等，对应1个存储单元分别可存放1、2、3和4bit的数据。存储单元密度越大，寿命越短、速度越慢，但容量越大、成本越低。目前NANDF1.ash以T1.C为主，Q1.C比
14、重在逐步提高。3D堆叠大幅提升容量，相同单元密度下寿命较2D结构延长。3DNAND是一项革命性的新技术，首先重新构建了存储单元的结构，并将存储单元堆叠起来。3DNAND带来的变化有：（1）总体容量大幅提升；（2）单位面积容量提高。对于特定容量的芯片，3DNAND所需制程比2DNAND要低得多（更大线宽），因而可以有效抑制干扰，保存更多的电量，稳定性增强，例如同为T1.C的3DNAND寿命较2DNAND延长。工艺制程演进相对缓慢，3D堆叠层数增长迅速。从2014年到2020年，各家厂商3DNAND堆叠层数从32层增长至128层，大致3年层数翻一倍，而工艺制程在2DNAND时期就达到19nm,转换
15、成3DNAND工艺制程倒退至20-40nm,而后又逐步往更高制程演进，制程演进相对逻辑芯片较慢。从各厂商的技术蓝图来看，NANDF1.ash堆叠层数预计在2022年将达到2XX层，而工艺制程则可能停留在20-19nm左右。堆叠层数仍有较大提升空间。按照SK海力士的预测，3DNAND在发展到层数超过600层的阶段时才会遇到瓶颈,目前市场上主流产品低于200层，未来技术升级空间较大。主流厂商基本实现从2DNAND到3DNAND的产品转换,三星电子领先1-2年。从2014年3DNAND量产开始，到2018年主要NAND厂商基本完成从2D到3D的产品转换。2018年NANDF1.ash厂商三星电子、东
16、芝/西部数据、美光、英特尔等原厂的3DNAND生产比重己超过80%,美光甚至达到90%o目前，各家厂家已实现128层（铠侠和西部数据是112层）的量产，176层正成为主流，2XX层以上的研发和量产正在推进，其中三星研发进度最为领先，比其他厂商领先1-2年。1.3 新兴技术：市场应用有限，尚无法构成实质性替代除DRAM和NANDF1.ash以外，NORF1.ash近年来受到越来越多的关注。NORFIash制程迭代重启，向5540nm节点推进。1988年，Inte1.推出第一款NORFIash商用产品，制程1.5um,2005年Inte1.推出65nm产品。然而，受市场萎缩的影响，NORFIash制程进展长期停滞。但近年来随着可穿戴设备、AMO1.ED/TDDI和汽车电子等需求增长，NORF1.ash行业自2016年以来恢复增长。目前高密度NORF1.ash产品的主流工艺从65nm节点向55nm40nm节点推进，而低密度NORF1
