第4章第4讲与非门或非门.ppt

上传人:p** 文档编号:565751 上传时间:2023-11-03 格式:PPT 页数:30 大小:1.35MB
下载 相关 举报
第4章第4讲与非门或非门.ppt_第1页
第1页 / 共30页
第4章第4讲与非门或非门.ppt_第2页
第2页 / 共30页
第4章第4讲与非门或非门.ppt_第3页
第3页 / 共30页
第4章第4讲与非门或非门.ppt_第4页
第4页 / 共30页
第4章第4讲与非门或非门.ppt_第5页
第5页 / 共30页
第4章第4讲与非门或非门.ppt_第6页
第6页 / 共30页
第4章第4讲与非门或非门.ppt_第7页
第7页 / 共30页
第4章第4讲与非门或非门.ppt_第8页
第8页 / 共30页
第4章第4讲与非门或非门.ppt_第9页
第9页 / 共30页
第4章第4讲与非门或非门.ppt_第10页
第10页 / 共30页
亲,该文档总共30页,到这儿已超出免费预览范围,如果喜欢就下载吧!
资源描述

《第4章第4讲与非门或非门.ppt》由会员分享,可在线阅读,更多相关《第4章第4讲与非门或非门.ppt(30页珍藏版)》请在第壹文秘上搜索。

1、1静态静态CMOS逻辑电路逻辑电路n4.4 与非门与非门/或非门或非门n4.5 复杂逻辑门的设计复杂逻辑门的设计2与非门与非门/或非门或非门n与非门的直流特性与非门的直流特性n与非门的瞬态特性与非门的瞬态特性n与非门的设计与非门的设计n或非门或非门3 从反相器到从反相器到逻辑门逻辑门的构成的构成把单个把单个PMOS管和管和NMOS管管换成一定串、并联关系的换成一定串、并联关系的PMOS逻辑块和逻辑块和NMOS逻辑块逻辑块上拉开关网络下拉开关网络4 CMOS与非门与非门CMOS二输入与非门二输入与非门电路图电路图逻辑符号与真值表逻辑符号与真值表ABYVDDABYABY000001111111=A

2、.BMMMN1MN2P2P115一、直流电压传输特性一、直流电压传输特性使用使用等效反相器等效反相器方法分析方法分析分两种情况:分两种情况:1.两个输入信号同步两个输入信号同步 2.两个输入信号不同步两个输入信号不同步ABYVDD=A.BMMMN1MN2P2P11ABY000001111111VDDVVoutKKKKPPNNin注意:注意:对不同输入状态,对不同输入状态,等效反相器参数不同。等效反相器参数不同。6直流电压传输特性直流电压传输特性两个输入信号同步两个输入信号同步212121PPPeffNNNNNeffKKKKKKKK如果两个输入信号同步如果两个输入信号同步1212PPNNKKKK

3、7TNDDTP2 1r()1 2 1rVKVVKrNPNP,TNTP DDTNit2132DDKKKKK VVVVVV,若 两输入信号同步两输入信号同步情况下情况下逻辑阈值电平逻辑阈值电平effTNDDTPeff1r()11r,VKVVitKVNeffreff Peff=KKK若要求最大的噪声容限若要求最大的噪声容限reff itDDNP1,=1/42VVKKK则PNKK4/高电平噪声容限变小高电平噪声容限变小22PeffPNNeffKKKK1 2TNDDVV8直流电压传输特性直流电压传输特性 两个输入信号不同步两个输入信号不同步 B固定在固定在VDD,输出随,输出随A变化的关系变化的关系 A

4、固定在固定在VDD,输出输出随随B变化的关系变化的关系 等效反相器等效反相器PeffPNeffN2KKKKTNrDDTPr2()12itVK VVVK特性条件特性条件等效反相器逻辑阈值电平等效反相器逻辑阈值电平2/2/rPNPeffNeffreffKKKKKK9二输入与非门的二输入与非门的直流电压传输特性曲线直流电压传输特性曲线Issue:A变化和B变化的差别TNrDDTPr2()12itVK VVVK等效反相器等效反相器逻辑阈值电平逻辑阈值电平TNDDTP2 1r()1 2 1rVKVVitKV10 分析分析n输入与非门的直流特性输入与非门的直流特性n个个输入输入信号同步时的逻辑阈值电平信号

5、同步时的逻辑阈值电平n个个输入输入信号只有信号只有1个输入变化个输入变化,其余固定在高电平其余固定在高电平的逻辑阈值的逻辑阈值TNrDDTPnr111VnKVVVnKTNrDDTP1r1Vn KVVVn K获得最佳直流特性,应该使:获得最佳直流特性,应该使:n个输入信号不同步时个输入信号不同步时忽略衬偏效应,有(忽略衬偏效应,有(n1)种情况)种情况NLMNHMVVNLM1NHMDDnVVVVV 32NP/KKn11与非门与非门/或非门或非门n与非门的直流特性与非门的直流特性n与非门的瞬态特性与非门的瞬态特性n与非门的设计与非门的设计n或非门或非门121.上升时间上升时间DDPeffLPPPP

6、VKCrrrt1.029.1)1(21)1(1.0ln22.下降时间下降时间DDNeffLNNNNVKCffft1.029.1)1(21)1(1.0ln2使用等效反相器方法分析使用等效反相器方法分析最坏情况KPeff=KPKNeff=KN/n2与非门瞬态特性与非门瞬态特性PeffPNeffN2KKKK22PeffPNNeffKKKK13NeffPeffrNP/KKKKKn从瞬态特性考虑,希望电路的上升时间从瞬态特性考虑,希望电路的上升时间和下降时间相等,即和下降时间相等,即rfDDPeffLPPPPVKCrrrt1.029.1)1(21)1(1.0ln2DDNeffLNNNNVKCffft1.

7、029.1)1(21)1(1.0ln2在 条件下就要求TNTPVV 22PeffPNNeffKKKKPeffPNeffN2KKKK14传输延迟时间:阶跃输入传输延迟时间:阶跃输入)43ln()1(21)1()1)(4ln(21)(2PPPPrDDTPDDTPDDTPTPDDpeffLpLHVVVVVVVVKCtn输入信号变化到输出信号变化输入信号变化到输出信号变化50的时间的时间2P1Pr11ut2P2Pr2121ln12uut)5.0()0(2211rututt取:取:VDDCLt=0Vin15传输延迟:非阶跃输入近似传输延迟:非阶跃输入近似pHLpLHpLHLpHLf2av,HLNLLHp

8、LHr2av,LHP21111tttCVtICVtIpr22rNP111211tKn等效反相器等效反相器n用用PMOS和和NMOS的等效导电因子的等效导电因子/LPeffDDCrKVreffNeffPeffKKKPeffPNeffN2KKKK22PeffPNNeffKKKK16与非门瞬态特性与非门瞬态特性:电容电容LDBNDBPinlCCnCCC负载电容计算负载电容计算1711nijiijR C 考虑串联支路的中间节点电容放电考虑串联支路的中间节点电容放电DD()etnV tV与非门瞬态特性:与非门瞬态特性:中间节点电容中间节点电容18与非门与非门/或非门或非门n与非门的直流特性与非门的直流特

9、性n与非门的瞬态特性与非门的瞬态特性n与非门的设计与非门的设计n或非门或非门19rfNeffPeffrNP/KKKKKn根据瞬态特性设计根据瞬态特性设计NLMNHMDD13/2r/nNPVVVVVKKKn根据直流特性设计根据直流特性设计与非门设计考虑与非门设计考虑对称与非门对称与非门20与非门与非门/或非门或非门n与非门的直流特性与非门的直流特性n与非门的瞬态特性与非门的瞬态特性n或非门或非门21ABYVDD=A+BMMMMN1N2P2P1CMOS或非门或非门ABYABY001000111100电路图电路图逻辑图逻辑图真值表真值表22或非门或非门的直流电压传输特性曲线的直流电压传输特性曲线AB

10、YVDD=A+BMMMMN1N2P2P1A和和B同步变化同步变化TNDDTPit11()r2111r2VVVKVK一个输入变化一个输入变化TNDDTPritr1()2112VVVKVK22PPeffNeffNKKKKPPeffNeffN2KKKKeffTNDDTPeff1r()11rVKVVitKV23 TNDDTNDDrTP1r1rTP1r1/()11/1/()11/nnnVnK VVVnKVK VVVK1NLMnNHMDDVVVVVn输入或非门直流特性输入或非门直流特性n输入同步变化与输入同步变化与1个输入变化的逻辑阈值个输入变化的逻辑阈值32NP/KKn在最坏情况下获得最大的直流噪声容限

11、,在在最坏情况下获得最大的直流噪声容限,在 条件下条件下TNTPVV 24n输入或非门瞬态特性输入或非门瞬态特性1.上升时间上升时间DDPeffLPPPPVKCrrrt1.029.1)1(21)1(1.0ln22.下降时间下降时间20.11.9 212(1)0.1(1)lnNNNNLNeffDDffCfKVt注意:注意:上升时间要考虑中间节点电容充电上升时间要考虑中间节点电容充电 负载电容负载电容 linDBPDBNLCCCnCC25NeffPeffrNP1/KKKKKn从瞬态特性考虑,希望电路的上升时间从瞬态特性考虑,希望电路的上升时间和下降时间相等,即和下降时间相等,即rfDDPeffLP

12、PPPVKCrrrt1.029.1)1(21)1(1.0ln2DDNeffLNNNNVKCffft1.029.1)1(21)1(1.0ln2在 条件下就要求TNTPVV 22PPeffNeffNKKKKPPeffNeffN2KKKK26NeffPeff1r/rfNPKKKKKn根据瞬态特性设计根据瞬态特性设计NLMNHM1DD3/2r/nNPVVVVVKKKn根据直流特性设计根据直流特性设计或非门设计考虑或非门设计考虑27 或非门设计范例或非门设计范例采用采用0.6微米工艺,设计一个两输入或非门微米工艺,设计一个两输入或非门,n要求在最坏情况下输出上升时间和下降时间要求在最坏情况下输出上升时间

13、和下降时间 不大于不大于0.5ns n已知:L1pF,C DD5V,VTN0.8V,VTP0.9VV 2N120A V,K2p60A VK 28 采用等效反相器方法采用等效反相器方法 根据根据LPPrpeffDDPP0.11.921ln12(1)0.1CtKV可得到可得到 42peff7.4 10(A V)K同理可得到同理可得到 42Neff6.90 10(A V)K或非门中或非门中2个个PMOS管串联管串联 42p1p2peff214.8 10(A V)KKK最坏情况下只有一个最坏情况下只有一个NMOS管导通管导通 42N1N2Neff6.90 10(A V)KKK则有则有 NP0.6mLLP1P228.5629(m)WWN1N26.97(m)WW29 与非门、或与非门、或非门版图实例非门版图实例ABYVDD=A+BMMMMN1N2P2P130四输入与非门四输入与非门

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 高等教育 > 大学课件

copyright@ 2008-2023 1wenmi网站版权所有

经营许可证编号:宁ICP备2022001189号-1

本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。第壹文秘仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知第壹文秘网,我们立即给予删除!