《晶振电路的设计.docx》由会员分享，可在线阅读，更多相关《晶振电路的设计.docx（3页珍藏版）》请在第壹文秘上搜索。
1、晶振电路的设计1、推荐的晶振振荡器电路图L晶振振荡器设计电路图示中，没在红方框之内部分电路一般都被集成在芯片(如STM3210xxx)内部。若电阻部分没有被集成在芯片内部，则需要考虑将电阻部分参加。Rf的值在500KQ2Mo图示的Cl,C2就是为晶振工作在并联谐振状态下得到加载电容CL的电容。关于最优的加载电容CL的计算公式为：其中CS是来自板子的干扰电容值，5pf可以作为一个典型值被带入以上公式中计算。2、防止晶振振荡器的不稳定与启振问题选择合适的Cl和C2的值就能够满足以上与CL的方程(整体的思路见3)o通常需要Cl和C2的值近似相等。Cl和/或C2的值较大时能够增加频率的稳定性，但会减少
2、回路增益并且可能会引起整个晶振振荡器的起振问题。Rl的主要被用来限制反相器(inverter)的输出，以保证晶振不被过分驱动。Rl和Cl构成划分电压电路，Cl和Rl的取值要尽量使反相器的输出靠近轨到轨(指器件的输入输出电压范围可以到达电源电压)且使晶振的输入要到达轨到轨的60%,通常的实践是是RI的电阻与CI的容抗相等，如Rl约等于XC1。这使晶振的输入是反相器输出的一半。通常需要确保晶振分得的电压要在晶振所能承受的范围之内，过分的驱动晶振会损害晶振。使用晶振是要参考制造商的推荐。理想状况下，反相器会产生180的相位偏移，但反相器固有的延迟会导致一个与这种延迟成某种比例的额外的的一个相位偏移。
3、为了确保在在控制回路中产生360的的相位偏移，需要使兀网络（回路）产生的相位偏移少于180。调节Rl的值就可以完成这个目标。在固定Cl和C2的情况下，可以通过调节Rl的值来更改闭环增益和相位偏移。在某些应用中，遇到上述两种情况时RI也可被忽略。一些IC将提到的这些器件（Rf,Rl,Cl,C2）都集成到了芯片内部，如此就可为晶振振荡电路的设计者免去一些担忧。在这种情况下只需要将晶振简单的连接到芯片给出的两个XTAL引脚上即可。提示：.选择一个有效串联电阻较小的晶振可以有利防止起振时的问题，且增加回路增益。.缩短板上的布线路径可以减少干扰电容（Cs）,这将有利于减小起振问题，同时有利于晶振振荡电路
4、频率的稳定性。.为了确保晶振振荡器起振良好及振荡频率的稳定性，需要在适用的温度和电压范围测试晶振振荡器电路，必要时更改各器件的值。.优化Rl值的推荐方式是提前计算出Cl和C2的值并用一个分压计代替Rl,设置分压计的初始值近似为XC1。在晶振起振和维持晶振振荡器稳定频率的条件下，必要时调整分压计。.要想设计出最好的晶振振荡电路，联系制造商了解晶振的准确的特性再根据以上指标来设计。(3)计算Cl和C2的思路根据MeU的系统时钟(SYSCLK)或者与晶振振荡器关联的时钟需求值(芯片会告知)依据fa的计算公式计算出CL,再有计算CL的公式和Cl与C2近相等的原则得出Cl和C2的值。在为芯片设计晶振振荡器的电路时，首先查看与晶振相连引脚内部都集成了哪些部分，Rf与Rl是否还需要在外部设计。
