嵌入式MPEG4解码系统的设计.docx

上传人:p** 文档编号:347518 上传时间:2023-08-05 格式:DOCX 页数:5 大小:231.73KB
下载 相关 举报
嵌入式MPEG4解码系统的设计.docx_第1页
第1页 / 共5页
嵌入式MPEG4解码系统的设计.docx_第2页
第2页 / 共5页
嵌入式MPEG4解码系统的设计.docx_第3页
第3页 / 共5页
嵌入式MPEG4解码系统的设计.docx_第4页
第4页 / 共5页
嵌入式MPEG4解码系统的设计.docx_第5页
第5页 / 共5页
亲,该文档总共5页,全部预览完了,如果喜欢就下载吧!
资源描述

《嵌入式MPEG4解码系统的设计.docx》由会员分享,可在线阅读,更多相关《嵌入式MPEG4解码系统的设计.docx(5页珍藏版)》请在第壹文秘上搜索。

1、嵌入式MPEG4解码系统的设计作者:郑洪超胡剑凌随着通信与网络技术的飞速进展,多媒体及其视频流应用越来越广泛,同时用户也对视频传输速率与图像质量有更高的要求,MPEG4标准适时地解决了多媒体压缩存储与传输的问题。但是目前多数播放器都是在PC机上运行,应用范围受到很大限制。研究与开发一种嵌入式的MPEG4解码系统终端具有重要的现实意义与有用价值。MPEG-4标准是由国际运动图像专家组于2000年10月公布的一种面向多媒体应用的视频压缩标准。它使用了基于对象的压缩编码技术,在编码前首先对视频序列进行分析,从原始图像中分割出各个视频对象,然后再分别对每个视频对象的形状信息、运动信息、纹理信息单独编码

2、,并通过比MPEG-2更优的运动预测与运动补偿来去除连续帧之间的时间冗余。其核心是基于内容的尺度可变性(Contentbasedscalability),能够对图像中各个对象分配优先级,对比较重要的对象用高的空间与时间分辩率表示,对不甚重要的对象(如监控系统的背景)以较低的分辩率表示,甚至不显示。因此它具有自习惯调配资源能力,能够实现高质量低速率的图像通信与视频传输。MPEG-4以其高质量、低传输速率等优点已经被广泛应用到网络多媒体、视频会议与多媒体监控等图像传输系统中。目前国内外大部分成熟的MPEG4应用均为基于Pe层面的客户端与服务器模式,应用在嵌入式系统上的并不多,且多数嵌入式MPEG4

3、解码系统大多使用商业的嵌入式操作系统,如WirIdoWsCE、VxWorks等,成本高、灵活性差。如以嵌入式Linux作为操作系统不仅开发方便,且能够节约成本,并能够根据实际情况进行裁减,占用资源少、灵活性强,网络性能好,适用范围更广。此主题有关图片如下:图1系统组成原理图下面全面地介绍此嵌入式MPEG4解码系统的设计原理、硬件与软件构成。1系统设计原理系统设计包含硬件与软件。硬件要紧分操纵系统、MPEG-4解码系统、输入数据源三部分。数据源能够是IDE接口设备(如硬盘)或者网络端口。操纵系统对系统各部分进行监测与操纵、完成数据流的传输等。如图1所示,它要紧由主控芯片、Flash与SRAM构成

4、。主控芯片通过PCl总线操纵系统其他模块,是操纵系统的核心;FIaSh里固化嵌入式LilnJX操作系统,存放应用软件与备份数据;SDRAM作为内存供系统运行使用。MPEG-4硬件解码系统使用硬解码方式,负责将输入的MPEG4数据流解码成普通的电视信号,其核心是解码芯片。为解决数据流不稳固的问题,解码芯片通常使用SDRAM进行数据缓冲才能够保证正常解码过程,解码芯片的输出数字音频、视频数据还要经数模转换器(DAC)转换成模拟电视图像信号与声音信号。解码芯片通过I2C总线发送指令配置音、视频数模转换器。整个系统框图如图1所示。此主题有关图片如下:图2微控制芯片控制原理图软件要紧包含嵌入式LimIX

5、移植、解码驱动与应用程序编写。嵌入式LilnlX移植到由主控芯片FlaSh操纵器操纵的Flash里,操作系统程序文件分成五个要紧部分:bootloaderskernelramdisk.usr与boot_param,分别放在Flash内的五个模块中。根据不一致模块的具体功能使用不一致的文件方式:bootloaderkernekramdisk与bootParam,开发好后不需要动态改变,且容量小,使用节约空间的ROMFS只读文件系统,usr模块内容较多并需要进行读写操作,要使用支持动态擦写储存的JFFS文件系统。2系统硬件设计系统的硬件设计要紧分三部分:数据源接口设计、操纵系统设计与解码系统设计。

6、数据流先要从数据源经数据源接口送至PCI总线,此系统数据源接口为PCI总线上的PCI/IDE桥芯片与网络操纵芯片。这部分使用通用的电路,本文不做全面介绍。2.1操纵系统设计操纵系统调配系统资源、操纵系统各个部分与数据流的传输。主控芯片使用东芝公司的TMPR4925XB-200,它是一款64位MIPS,内部集成了NANDFIaSh操纵器(FlashC)、32位PCl总线操纵器(PClC)、4通道DMA操纵器、4通道SDRAM操纵器(SDRAMC)、外部总线操纵器(EBUSC)、外部总线接口(E-BUSI)与2个通用串口等,并通退孔芟叨运欠直鸾锌IJ啤F涔3;建靛?OoMHz,处理速度快,功能强,

7、性价比高,能很好满足嵌入式LilwX系统的需求。此主题有关图片如下:MIPS通过内部的FlashC与SDRAMC实现对外围Flash与SDRAM的操纵,其中SDRAM的数据地址线要与外部总线操纵接口(EBUSI)连接,Flash的数据地址线连接到对应的FIashC的数据地址端口。MIPS通过PCI总线操纵器(PCIC)操纵其他PCI接口设备,其操纵原理图如图2所示。2.2MPEGM解码系统设计解码系统实现MPEG4硬解码,将PCl总线传来的视频码流转换成电视信号输出。此部分关键是解码芯片选择及有关电路的设计。解码芯片使用VWeb公司的VW2010A/V/S编解码芯片,它能够实现MPEG-KMP

8、EG_2、MPEG-4与H.263的视频编解码,能够编恒速码流或者变速码流,码流速率为22.5kbps15Mbps,编解码能同时进行,可实现Codec、转码功能,还能够进行MP3、AACxAC-3与G7xx等多种格式的音频编解码。VW2010有PCRGPIOI2S与CDI等多种数据接口,解码输入端口有两个:Host/PCIport与CDI(CompressDataInput)portCDIport还分串行与八位并行两种输入方式。解码原理图如图3所示。此主题有关图片如下:解码应用程序用户层系统驱动程序API函数系统驱动程序嵌入式Linux源作系统内核层系统硬件API函数系统固件系统硬件层困4系统

9、软件原理图MPEG-4视频数据流送至VW2010后,由它内部的PCI接口(HoSt/PCllmerfaCe)传送到芯片内部的解复用模块(DenWx);解复用输出单节目视频流再通过内部解码总线与解码存储接口单元(DMlU)存储在解码缓冲区SDRAM中(SDRAM经DMIU连接到内部解码总线上);再由片内精简指令集计算单元(RISC)、数字信号处理器(DSP)与VLD、IQ/IDCT、MCU、dCPU等专用微处理单元通过内部总线解码;解码后视频、音频数据分别由视频输出单元(VoU)、音频输出单元(AoU)输出,视频单元输出8位数字Y、C-R.C-B三者比为4:2:2的ITU-R.BT.656格式的

10、数据。音频输出单元通过I2S总线输出数字音频信号,两者通过各自的数模转换器(DAC)输出模拟的电视信号。音频数模转换芯片选用Philips公司的UDAI342TS音频编解码芯片,将I2S总线输出的解码后的数字音频信号转换成左右声道音频模拟信号输出。视频数模转换芯片选用Philips公司的SAA7129AH数字视频编码,解码前要通过VW2010的I2C操纵函数配置其寄存器。SAA7129AH将VW2010解码输出单元输出的8位数字Y、CB、CR视频数据变成PAL(NTSC)制式的混合电视广播信号(CVBS)、适用S端子的Y、C信号或者者R、G、B三原色信号输出以习惯不一致场合需要。3系统软件设计

11、本系统软件设计要紧分为嵌入式LiInIX操作系统内核移植、VVV2010.PCl桥芯片及网口等系统驱动程序编写与解码应用程序的编写,其体系结构及与硬件的关系如图4所示。嵌入式LiIWX操作系统是用户操纵系统的硬件平台,系统驱动程序使用模块化形式,向上为用户层的解码应用程序提供APl函数,向下通过系统硬件APl函数操纵系统硬件。VW2010驱动模块使用实时加载方式,其他如网口、I2C与PCI/IDE接口等驱动通用性强,直接编译入内核。解码应用程序则实现系统MPEG-4数据流的传输与解码。此主题有关图片如下:C)Q结束二)图5解码主程序流程图1.inux下的驱动开发技术已经进展成熟,嵌入式Linu

12、x内核的定制与移植也很普遍,本文不作全面的阐述,要紧介绍解码应用程序。以IDE硬盘文件解码为例,解码程序要紧由两部分构成:主程序与解码线程程序。解码线程程序要紧操纵MPEG4数据流的传输,先从数据源(IDE接口硬盘)获取MPEG4数据流文件,再以块的方式将数据传送至W20I0进行数据流的解码,然后在检测外部中断信号同时不断地把文件中的数据以块的方式写入VVV2010,直到文件终止或者者外部信号中断解码过程。解码过程相对独立。为便于其后台用使用线程的方式实现,线程的级别要设为最高5。主程序要紧进行系统初始化工作,内容包含读取解码参数,配置SAA7129的寄存器,启动并检查MIPS,开启VW201

13、0并加载配置文件等。假如数据源是从以太网端口输入,修改相应的配置选项,把对硬盘文件的操作换成对IP数据包的操作,把数据包解成MPEGY数据流文件,再写入VW2010。VW2010提供了十分齐全的APl函数供使用,包含I2C配置、输入输出操纵、解复用与解码操纵等,在VW2010的驱动模块加载后能够在C+语言里直接调用,极大方便了软件程序的编写。主程序流程图如图5所示。本文介绍了一种嵌入式MPEG-4视频流解码系统,该系统使用硬解码方式实现IDE接口设备或者网络端口输入的MPEG-4码流(ES、PS与TS)转换成PAL/NTSC制式的电视信号输出。系统使用64位MIPS芯片TM-PR4925XB-200作为主操纵器,以VW2010作为MPEG-4解码芯片;使用嵌入式Linux作为操作系统与模块化的VW201。驱动程序,解码应用程序简单有用,可扩展性强。实验证明此系统可稳固地对比特率IMbPS16MbPS的MPEG4码流进行解码,在码流比特率为2Mbps时,图像的质量仍与普通DVD效果相似。可广泛用于IP电视、卫星电视、基于MPEG4标准的数字电视广播系统中,应用前景十分广阔。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > IT计算机 > 嵌入式开发

copyright@ 2008-2023 1wenmi网站版权所有

经营许可证编号:宁ICP备2022001189号-1

本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。第壹文秘仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知第壹文秘网,我们立即给予删除!