《第3章 微处理器体系结构.ppt》由会员分享，可在线阅读，更多相关《第3章 微处理器体系结构.ppt（44页珍藏版）》请在第壹文秘上搜索。
1、 第第3 3章章 微处理器微处理器体系结构体系结构3.1 80863.1 8086处理器体系结构处理器体系结构3.2 ARM73.2 ARM7内核体系结构内核体系结构3.3 ARM73.3 ARM7内部寄存器内部寄存器3.4 ARM73.4 ARM7运行状态标志寄存器运行状态标志寄存器CPSRCPSR3.5 3.5 存储器及存储器映射存储器及存储器映射I/OI/O3.6 ARM3.6 ARM处理器的其他特性处理器的其他特性3.7 3.7 基于基于ARMARM处理器的处理器的SOCSOC芯片设计产业模式芯片设计产业模式3.1 80X86处理器结构处理器结构本节的学习应该掌握：本节的学习应该掌握：
2、8086/8088微处理器的结构微处理器的结构 8086/8088指令执行的操作过程指令执行的操作过程 8086的操作时序的操作时序3.1 8086/80883.1 8086/8088微处理器微处理器3.1.1 8086/80883.1.1 8086/8088性能特点与组成结构性能特点与组成结构80868086：IntelIntel系列的系列的1616位微处理器；位微处理器；1616条数据线；条数据线；2020条地址线，可寻址地址范围条地址线，可寻址地址范围2 22020=1MB=1MB；单单5V 5V 供电、一个供电、一个5MHz5MHz时钟时钟 。80888088：内部与内部与808680
3、86兼容，兼容，1616位微处理器；位微处理器；对外数据总线为对外数据总线为8 8位，称为准位，称为准1616位微处理器；位微处理器；有包括乘法和除法的有包括乘法和除法的1616位运算指令；位运算指令；能处理能处理1616位和位和8 8位数据；位数据；2020根地址线，寻址的空间达根地址线，寻址的空间达1M1M字节。字节。AH ALBH BLCH CLDH DL SP BP DI SI通通用用寄寄存存器器运算寄存器运算寄存器ALU标志标志执行部分执行部分控制电路控制电路1 2 3 4 5 6 CS DS SS ES IP(PC)内部内部寄存器寄存器总线总线I/O控控制电制电路路地址加地址加法器
4、法器20位位16位位8位位指令队列缓冲器指令队列缓冲器外外总总线线执行部件执行部件总线接口部件总线接口部件8086CPU结构图结构图1.总线接口部件总线接口部件总线接口总线接口功能功能：（1）从取指令送到指令）从取指令送到指令队列。队列。（2）CPU执行指令时，执行指令时，到指定的位置取操作到指定的位置取操作数，并将其送至要求数，并将其送至要求的位置单元中。的位置单元中。（2）16位指令指针寄存器位指令指针寄存器IP（PC）;（3）20位的地址加法器位的地址加法器;（4）六字节的指令队列缓冲器。）六字节的指令队列缓冲器。总线接口的组成：总线接口的组成：（1）四个段地址寄存器）四个段地址寄存器
5、CS 16位代码段寄存器位代码段寄存器 DS 16位数据段寄存器位数据段寄存器 ES 16位附加段寄存器位附加段寄存器 SS 16位堆栈段寄存器位堆栈段寄存器;总线接口部件说明总线接口部件说明：（1）指令队列缓冲器：）指令队列缓冲器：在执行指令的同时，将取下一条指令，并放入指在执行指令的同时，将取下一条指令，并放入指令队列缓冲器中令队列缓冲器中,CPU执行完一条指令后，可以执行下一条指令（流水线技执行完一条指令后，可以执行下一条指令（流水线技术）术）,提高提高CPU效率。效率。（2）地址加法器：）地址加法器：产生产生20位地址位地址,CPU内无论是段地址寄存器还是偏移内无论是段地址寄存器还是偏
6、移量都是量都是16位的，通过地址加法器产生位的，通过地址加法器产生20位地址。位地址。2.执行部件执行部件执行部件作用：执行部件作用：*从指令队列中从指令队列中取出指取出指令令;*指令译码指令译码,发出相应相发出相应相应的控制信号应的控制信号;*收发数据收发数据,接收由总线接收由总线接口送来的数据或发送数接口送来的数据或发送数据至接口据至接口;*算术逻辑运算算术逻辑运算执行部件组成：执行部件组成：*四个通用寄存器四个通用寄存器 AX、BX、CX、DX。四个通用寄存。四个通用寄存器都是器都是16位或作两个位或作两个8位来使用。位来使用。*专用寄存器专用寄存器 SP-堆栈指针寄存器堆栈指针寄存器
7、BP-基址指针寄存器基址指针寄存器 DI-目的变址寄存器目的变址寄存器 SI-源变址寄存器源变址寄存器*算术逻辑单元算术逻辑单元ALU 完成完成8位或者位或者16位二进制算术和逻位二进制算术和逻辑运算，计算偏移量。辑运算，计算偏移量。*数据暂存寄存器数据暂存寄存器 协助协助ALU完成运算，暂存参加运完成运算，暂存参加运算的数据。算的数据。*控制电路控制电路 取出指令操作码，通过译码电路分析，发出相应的取出指令操作码，通过译码电路分析，发出相应的控制命令，控制控制命令，控制ALU数据流向。数据流向。*标志寄存器标志寄存器*标志寄存器标志寄存器16位寄存器，其中有位寄存器，其中有7位未用。位未用。
8、D15D0 OF DF IF TF SF ZF AF PF CF进进借借位位标标志志奇奇偶偶标标志志半半进进借借位位标标志志零零标标志志符符号号标标志志单单步步中中断断中中断断允允许许方方向向标标志志溢溢出出标标志志1-有进、借位有进、借位0-无进、借位无进、借位1-低低8位有偶数个位有偶数个10-低低8位有奇数个位有奇数个11-低低4位向高位向高4位有进、借位位有进、借位0-低低4位向高位向高4位无进、借位位无进、借位1-结果为结果为00-结果不为结果不为03.1.2 8086 CPU执执行程序的操作过程行程序的操作过程 （1）形成）形成20位地址位地址送送至程序存储器至程序存储器 从指定单
9、从指定单元取出指令字节元取出指令字节 放入指放入指令队列中。令队列中。（2）8086指令队列中有指令队列中有2个空字节个空字节 总线接口部件总线接口部件就会自动取指令至队列中。就会自动取指令至队列中。（3）执行部件从指令队）执行部件从指令队列首取出指令代码列首取出指令代码 执行执行该指令。该指令。（4）队列已满，执行部）队列已满，执行部件又不使用总线时，总线件又不使用总线时，总线接口部件进入空闲状态。接口部件进入空闲状态。（5）执行转移指令、调用指令、返回指令时，）执行转移指令、调用指令、返回指令时，先清空队列内容，再将要执行的指令放入队列中。先清空队列内容，再将要执行的指令放入队列中。3.1
10、.3 8086引脚功能引脚功能 根据所连的存储器和外设规模的不同，使它们可以在两种根据所连的存储器和外设规模的不同，使它们可以在两种模式下工作：模式下工作：系统的最小模式系统的最小模式：只有一：只有一8086/8088CPU。系统的最大模式系统的最大模式：有两个或两个以上的：有两个或两个以上的CPU，一个为主，一个为主CPU8086/8088，另一个为协，另一个为协CPU8087/8089。指令周期指令周期：执行一条指令所需要的时间。：执行一条指令所需要的时间。总线周期（机器周期）总线周期（机器周期）：CPU通过总线与存储器或通过总线与存储器或I/O接口接口进行一次数据传输所需的时间。进行一次
11、数据传输所需的时间。T状态（时钟周期）状态（时钟周期）：CPU处理动作的最小单位。处理动作的最小单位。T1T2T3TWaiteT4总线周期总线周期01020304050607080910111213141516171819204039383736353433323130292827262524232221GNDAD14/A14AD13/A13AD12/A12AD11/A11AD10/A10AD9/A9AD8/A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCC（5V）AD15/A15A16/S3A17/S4A18/S5A19/S6/BHE/S7 HIGH（SSO
12、）MN/MX/RDHOLD（/RQ/GT0）HLDA（/RQ/GT1）/WR（/LOCK）M/IO（/S2）DT/R（/S1）/DEN（/S0）ALE（QS0）/INTA（QS1）/TESTREADYRESET8086/80881.地址地址/数据总线数据总线 AD15-AD0：地址地址/数据复用引脚，双数据复用引脚，双向，三态。向，三态。AD15-AD0：16位地址总线位地址总线A15-A0，输出访问存储器或输出访问存储器或I/O的地址信息。的地址信息。AD15-AD0：16位数据总线位数据总线D15-D0，与存储器和与存储器和I/O设备交换数据信息。设备交换数据信息。AD7-AD0：(808
13、8)8位数据总线位数据总线D7-D0，与存储器和与存储器和I/O设备交换数据信息。设备交换数据信息。地址地址/数据总线数据总线:复用分时工作。复用分时工作。2.地址地址/状态总线状态总线 A19/S6-A16/S3：地址：地址/状态总线复用引脚，输出，三态。状态总线复用引脚，输出，三态。A19/S6-A16/S3：20位地址的高位地址的高4位地址位地址A19-A16。A19/S6-A16/S3：输出输出CPU的工作状态。的工作状态。A19/S6-A16/S3：分时工作，分时工作，T1状态：输出地址的高状态：输出地址的高4位信息；位信息；T2、T3、T4状态：输出状态信息。状态：输出状态信息。S
14、6：指示指示8086/8088当前是否与总线相连，当前是否与总线相连，S6=0，表示，表示8086/8088当前与总线相连。当前与总线相连。S5：表明中断允许标志当前的设置。：表明中断允许标志当前的设置。S5=0，表示，表示CPU中断是关闭的，中断是关闭的，禁止一切可屏蔽中断源的中断请求；禁止一切可屏蔽中断源的中断请求；S5=1，表示，表示CPU中断是开放的，中断是开放的，允许一切可屏蔽中断源的中断申请。允许一切可屏蔽中断源的中断申请。S4、S3：指出当前使用段寄存器的情况：指出当前使用段寄存器的情况。3.控制总线控制总线 (1)/BHE:与与A0配合实配合实现按字节存取现按字节存取Memor
15、y （2）/RD：读信号，三读信号，三态输出，低电平有效。态输出，低电平有效。/RD=0，表示当前，表示当前CPU正在正在对存储器或对存储器或I/O端口进行读操端口进行读操作。作。（3）/WR：写信号，三写信号，三态输出，低电平有效。态输出，低电平有效。/WR=0，表示当前，表示当前CPU正在正在对存储器或对存储器或I/O端口进行读操端口进行读操作。作。（4）M/IO：存储器或：存储器或IO端口访问信号，三态输出。端口访问信号，三态输出。M/IO=1，表示，表示CPU正在正在访问存储器；访问存储器；M/IO=0，表示，表示CPU正在访问正在访问IO端口。端口。（5）READY：准备就绪信号，输
16、入，高电平有效。准备就绪信号，输入，高电平有效。READY=1，表示，表示CPU访访问的存储器或问的存储器或IO端口已准备好传送数据。若端口已准备好传送数据。若CPU在总线周期在总线周期T3状态检测到状态检测到READY=0，表示未准备好，表示未准备好，CPU自动插入一个或多个等待状态自动插入一个或多个等待状态TW，直到，直到READY=1为止。为止。（6）INTR：可屏蔽中断请求信号，输入，高电平有效。当：可屏蔽中断请求信号，输入，高电平有效。当INTR=1，表示外设向，表示外设向CPU发出中断请求，发出中断请求，CPU在当前指令周期在当前指令周期的最后一个的最后一个T状态去采样该信号，若此时，状态去采样该信号，若此时，IF=1，CPU响应中断，响应中断，执行中断服务程序。执行中断服务程序。（7）/INTA：中断响应信号，输出，低电平有效。表示：中断响应信号，输出，低电平有效。表示CPU响应了外设发来的中断申请信号响应了外设发来的中断申请信号INTR。（8）NMI：不可屏蔽中断请求信号，输入，上升沿触发。：不可屏蔽中断请求信号，输入，上升沿触发。该请求信号不受该请求信号不受IF状态的
